现在是eFPGA技术的时代

通过。Timothy Saxe

将FPGA技术嵌入到SoC设计中并不是一个新的想法。 事实上，在QuickLogic，我们已经做了近20年，从1999年我们的FPGA/硬PCI控制器SoC开始。 当时和现在的价值主张是一样的。 更高的集成度提供了更高水平的功能、性能和设计灵活性，同时降低了成本、功耗和电路板空间要求。 那么，为什么eFPGA技术没有更早地起飞？

答案从根本上说在于模具成本和开发成本之间的关系。 让我们从芯片尺寸和成本开始。 我们1999年的PCI设备采用了0.35微米的工艺，每个逻辑单元使用了24,650平方微米。 到2002年，我们用于QuickMIPs器件的180纳米工艺使每个逻辑单元的面积达到9,306平方微米--不到一半的面积可以获得更多的FPGA能力。 今天，我们最新的设备，EOS™ S3传感器处理平台，包括更高水平的FPGA能力，通过使用40纳米工艺技术，每个逻辑单元的芯片面积仅为961平方微米。 在过去的18年里，这些设备的eFPGA部分的芯片面积大约减少了25倍。

eFPGA技术对芯片面积的要求较低，这意味着它可以被集成到SoC中，而设备的总成本仅有很小的增加。 例如，我们估计，在使用40纳米工艺技术制造的设备中，在3mm x 3mm的芯片上增加1,000个逻辑单元的eFPGA功能，只使总芯片尺寸增加大约10%。 相应的成本增加将略高或略低，这取决于芯片产量和封装成本，但这样一个设备的成本增加是微不足道的。 考虑到我们前面描述的所有好处，从器件的角度来看，现在的价值主张看起来真的很有说服力。

让我们继续看一下开发成本。 更先进的工艺技术的开发成本更高，需要更复杂的设计和验证工具，这些工具的成本更高，需要SoC设计者在设计周期内投入更多的时间。 犯一个设计错误，或弄错一个功能，或试图提供一个产品扩展，或解决一组分散但相关的市场机会，或跟上快速发展的市场需求，都会造成对额外掩模旋转的需求，而现在的成本比十年或二十年前要高得多。

在当今高度复杂的SoC世界中，现实情况是硅片很便宜，但开发却很昂贵。

那么，一个节俭的开发者该怎么做呢？ 答案是嵌入合理数量的FPGA技术。 将会有一个相对较小的增量硅片成本，但是他们将获得通过增加高度的制造后设计灵活性来利用其在开发方面的高投资的能力。 他们不再需要昂贵的设计和验证掩模旋转来修复错误、改变功能、或解决新的市场机会或快速发展的标准，他们将保持其设备的 "硬接线 "部分不变，并简单地更新可编程的FPGA部分。 事实上，我们估计，通过使用嵌入式FPGA技术，一家公司可以非常容易地在同一设计的两个变体中节省40%的开发成本。 这还不包括更高的峰值收入水平、毛利率，以及在正确的时间将正确的产品推向市场的好处。

eFPGA技术特别适合与GLOBALFOUNDRIES合作的SoC设计师。 新的22FDX®工艺为新设备提供了强大的经济效益，与前一代节点相比，所需的掩模更少。与40纳米工艺相比，其动态背偏功能估计可降低78%的功率（@0.6V）。 这使得它非常适用于我们的eFPGA用户所瞄准的低功耗和超低功耗的可穿戴设备、可听设备和物联网应用。

因此，如果你是一个SoC开发商或经理，底线是通过QuickLogic的eFPGA技术和GLOBALFOUNDRIES的22FDX工艺的结合，降低开发成本和提高利润。现在是时候了。