2.5D到达网络应用

作者：Dave Lammers戴夫-拉默斯

面对带宽问题，网络公司正在转向插板、HBM2 DRAM和领先的ASIC技术。

当大型网络公司开始开发一类新的太比特路由器时，他们达到了林立集团网络分析师Bob Wheeler所说的 "突破点"。

这些公司--思科、Juniper、诺基亚和其他公司--一直看着他们的路由器ASIC的引脚数 "爆炸"，因为他们努力从安装在层压印刷电路板上的商品DDR DRAM中获得足够的带宽。

网络客户现在能够使用来自GLOBALFOUNDRIES®的新的14纳米ASIC（FX-14™）解决方案，它提供了与安装在硅插板上的高带宽存储器（HBM2）的连接。Rambus Inc.(Sunnyvale)和GF的工程师合作，为FX-14 ASIC平台带来了Rambus PHY，提供了令人印象深刻的每秒2太比特(Tb/s)的带宽。

"惠勒说："这是对我们已经看到的一个问题的解决方案，即外部存储器无法跟上这些ASIC的缓冲器的带宽要求。"人们试图尽可能地使用商品DRAM，但由于引脚数的爆炸，这达到了一个突破点。"

Wheeler说，通信ASIC的市场大约有10亿美元，他指出，路由器是昂贵的系统，可以支持基于插接器（2.5D）的解决方案的成本，以获得高速数据包缓冲所需的带宽。

Wheeler说："从ASIC的角度来看，最大的问题是引脚数。你可能最终会有2000多个引脚的设备。HBM的优点是它有一个宽的接口，并保持在封装内，所以你不必使用串行接口。"

网络之外的市场？ 

GLOBALFOUNDRIES公司负责封装研发和业务技术运营的副总裁Dave McCann说，根据成本的改善情况，2.5D（基于插接器）解决方案可以在数据处理、高端图形、自动驾驶汽车、人工智能和其他带宽要求高的解决方案中找到其他应用。

转向插板带来了布线密度的巨大改善。对于基于层压板的解决方案，线路和空间为12微米，但这种布线密度往往无法实现，因为必须避开层间50微米的垂直通孔，或者绕着通孔布线，浪费了大量的空间。GF公司技术开发部高级经理Walter Kocon说，有了硅插板，线路和空间基本上与逻辑芯片的后端相同，目前大约是0.8微米。

在PHY和HBM2存储器之间使用类似逻辑的布线，涉及到使用工厂级工具，包括光刻技术。因为插板比传统的芯片大得多，所以必须将多个区域缝合起来。但Kocon说，今天的步进器在网状物之间的切换非常好，而且在创造越来越大的内嵌器方面正在取得进展。

这些加工工具比传统的层压加工工具更昂贵，但回报是PHY和HBM2内存之间有大量的片上I/O（大约1700个）。正如McCann所指出的，通过保持非常短的痕迹，与迄今为止使用的基于层压的串行接口相比，功耗得到了控制。

没有禁止进入的区域

“With vias enabled by wafer fab technology (<1 micron) in silicon interposers, multiple layers of 0.8-micron lines and spaces can be utilized, because there is essentially no keep out area for the vias. That compares with the conventional PCBs, where routing had to come down from the ASIC and over to the DIMM card, consuming both power and time,” McCann said. With interposer-based interconnect being orders of magnitude smaller, and devices only hundreds of microns apart, the massively parallel routing density supports multi-terabit levels of bandwidth.

但在制造方面存在着与插板有关的挑战。"这些是大的内嵌器和大的ASIC。首先，我们必须在ASIC和插板之间建立一个接口。 ASIC和硅衬垫的膨胀特性相匹配是实现无应力接口的一个关键。 控制翘曲的设计和装配过程是关键。McCann说："然后，分散插接器和下面的层压板之间的应力是至关重要的，因为在这个界面上有一个很大的不匹配。

控制翘曲是使用2.5D获得良好的互连产量的关键。由于插板和ASIC之间的间距非常近，而且凸起高度约为70微米。"这意味着对翘曲的容忍度非常小，"McCann说。被推到一起的焊料，或被拉到相反的方向，会产生连接问题。"我们需要制造工艺来保持所有这些表面的平整，我们相信，与我们的OSAT合作伙伴一起，我们可以做到这一点，"麦肯说。

物理学合作

PHY是另一个技术挑战，是Rambus和GF一起解决的。Rambus的产品营销高级总监Frank Ferro解释说，HBM2 PHY是一种混合信号功能，必须针对每个工艺节点进行专门设计。

"我们做了大量的信道建模，然后设计PHY以满足这些信道要求。这是一次合作。我们在整个过程中进行了许多讨论，以确保有一个强大的设计。从第一天起，它就成功了，这是对Rambus（建模和信号完整性）工具和有设计这些PHY历史的工程师的有力证明。"

DDR DRAM支持72位的带宽，而HBM2支持1024位。对于1024位，控制信号完整性是一个挑战，Ferro向GF的工程师们致敬，他们中的许多人在IBM的微电子集团工作期间积累了高速信号的经验。

当被问及他是否认为2.5D解决方案将在整个行业的高性能部分推广时，Ferro说这取决于制造产量，以及降低HBM2 DRAM的成本。"2.5D需要通过大批量的制造来证明。它是一块相当大的硅片，你必须真正控制翘曲。"

Tad Wilder是GF的主要技术人员，他说2兆位/秒的带宽 "对于单个内核来说是一个相当惊人的带宽量。由于能够在一个芯片上放置多达4个HBM2 PHY，这为ASIC设计者提供了前所未有的每秒钟8兆位的低功耗、低延迟的DRAM访问。"他补充说，14纳米HBM PHY "是我们为ASIC生产的最大的内核，有15,000个内部引脚与内存控制器对话，有1,700个外部引脚与整个插板上的DRAM堆栈的基模对话。"

每个DRAM堆栈包含一个基础芯片，通过数千个垂直的硅通孔（TSV）与ASIC的HBM2 PHY和上面多达八个堆栈的DRAM芯片进行通信。 每个HBM DRAM堆栈的总内存高达32GB。为了减轻超过1000个I/O可能切换的噪音，ASIC HBM2 PHY可以利用8个128位通道的完全独立性，将每个通道的时间偏移到另一个。

Linley Group的分析师Wheeler认为HBM2标准正在形成势头。虽然海力士是最初的支持者，但Wheeler说，三星已经推出了自己的HBM2部件。由于整体解决方案的大部分成本都包含在HBM2存储器的成本中，多个HBM2供应商之间的竞争将有助于推动产量，降低成本和提高性能。

当被问及他是否认为2.5D解决方案会激增时，McCann说："这是一项真正伟大的技术，它的时代已经到来，收入可观。问题是：我们能不能降低成本，使其达到下一个量级？"