2.5D kommt für Netzwerkanwendungen an

von: Dave Lammers

Angesichts von Bandbreitenproblemen setzen Netzwerkunternehmen auf Interposer, HBM2-DRAM und modernste ASIC-Technologie.

Als die großen Netzwerkunternehmen mit der Entwicklung einer neuen Klasse von Terabit-Routern begannen, erreichten sie das, was Bob Wheeler, Netzwerkanalyst bei The Linley Group, als "die Bruchstelle" bezeichnet.

Diese Unternehmen - Cisco, Juniper, Nokia und andere - hatten beobachtet, wie die Anzahl der Pins auf ihren Router-ASICs "explodierte", während sie daran arbeiteten, genügend Bandbreite aus handelsüblichen DDR-DRAMs zu erhalten, die auf laminierten Leiterplatten montiert waren.

Netzwerkkunden können jetzt eine neue 14-nm-ASIC-Lösung(FX-14™) von GLOBALFOUNDRIES® nutzen, die Verbindungen zu High-Bandwidth Memory(HBM2) auf einem Silizium-Interposer bietet. Rambus Inc. (Sunnyvale) und die Ingenieure von GF haben gemeinsam einen Rambus-PHY für die FX-14-ASIC-Plattform entwickelt, der eine beeindruckende Bandbreite von 2 Terabit pro Sekunde (Tb/s) bietet.

"Dies ist eine Lösung für ein Problem, das wir kommen sahen, nämlich die Unfähigkeit des externen Speichers, mit den Bandbreitenanforderungen an die Puffer dieser ASICs Schritt zu halten", sagte Wheeler. "Die Leute haben versucht, so lange wie möglich handelsüblichen DRAM zu verwenden, aber aufgrund der explosionsartigen Zunahme der Pin-Anzahl hat das eine Grenze erreicht".

Der Markt für Kommunikations-ASICs beläuft sich auf etwa eine Milliarde Dollar, so Wheeler, der darauf hinwies, dass Router teure Systeme sind, die die Kosten für eine Interposer-basierte (2,5D) Lösung tragen können, um die für die Hochgeschwindigkeitspaketpufferung erforderliche Bandbreite zu erhalten.

Für den etablierten DRAM-Typ, der auf einer laminierten Leiterplatte läuft, sagte Wheeler: "Das große Problem aus ASIC-Perspektive war die Anzahl der Pins. Man könnte mit Bauteilen mit mehr als 2.000 Pins enden. Das Schöne an HBM ist, dass es eine breite Schnittstelle hat und im Gehäuse bleibt, so dass man nicht auf eine serielle Schnittstelle zurückgreifen muss".

Märkte jenseits von Networking? 

Je nachdem, wie gut die Kosten verbessert werden können, könnten die 2,5D-Lösungen (auf Interposer-Basis) weitere Anwendungen in der Datenverarbeitung, in der High-End-Grafik, in selbstfahrenden Autos, in der künstlichen Intelligenz und in anderen Lösungen mit hohem Bandbreitenbedarf finden, sagte Dave McCann, Vice President of Packaging R&D and Business Technical Operations bei GLOBALFOUNDRIES.

Der Wechsel zu einem Interposer bringt eine enorme Verbesserung der Verdrahtungsdichte. Bei Lösungen auf der Basis von Laminat-Leiterplatten lagen die Linien und Abstände bei 12 Mikrometern, aber diese Verdrahtungsdichte wurde oft nicht erreicht, weil die vertikalen 50-Mikrometer-Durchkontaktierungen zwischen den Lagen vermieden oder umgangen werden mussten, was eine enorme Platzverschwendung bedeutete. Bei einem Silizium-Interposer entsprechen die Linien und Abstände im Wesentlichen denen des Back-Ends eines Logikchips, derzeit etwa 0,8 Mikrometer, so Walter Kocon, Senior Manager für Technologieentwicklung bei GF.

Die Verwendung einer logikähnlichen Verdrahtung für das Routing zwischen dem PHY und dem HBM2-Speicher auf einem Interposer erfordert den Einsatz von Werkzeugen auf Fertigungsebene, einschließlich Lithografie. Da die Interposer viel größer sind als herkömmliche Chips, müssen mehrere Felder zusammengefügt werden. Kocon sagte jedoch, dass die heutigen Stepper sehr gut in der Lage sind, zwischen den Fadenkreuzen zu wechseln, und dass Fortschritte bei der Entwicklung immer größerer Interposer gemacht werden.

Diese Fab-Processing-Tools sind teurer als herkömmliche Laminat-Processing-Tools, aber der Lohn dafür ist eine enorme Anzahl von On-Chip-I/Os (etwa 1.700) zwischen dem PHY und dem HBM2-Speicher. Und wie McCann anmerkte, wird durch die sehr kurzen Leiterbahnen der Stromverbrauch im Vergleich zu den bisher verwendeten seriellen Schnittstellen auf Laminatbasis unter Kontrolle gehalten.

Kein Sperrgebiet

“With vias enabled by wafer fab technology (<1 micron) in silicon interposers, multiple layers of 0.8-micron lines and spaces can be utilized, because there is essentially no keep out area for the vias. That compares with the conventional PCBs, where routing had to come down from the ASIC and over to the DIMM card, consuming both power and time,” McCann said. With interposer-based interconnect being orders of magnitude smaller, and devices only hundreds of microns apart, the massively parallel routing density supports multi-terabit levels of bandwidth.

Aber es gibt Herausforderungen bei der Herstellung von Interposern. "Es handelt sich um große Interposer und große ASICs. Zunächst müssen wir eine Schnittstelle zwischen dem ASIC und dem Interposer schaffen. Abgestimmte Ausdehnungseigenschaften von ASIC und Silizium-Interposer sind ein Schlüssel zu einer spannungsfreien Schnittstelle. Design- und Montageprozesse, die den Verzug kontrollieren, sind entscheidend. Dann ist die Verteilung der Spannung zwischen dem Interposer und dem darunter liegenden Laminat von entscheidender Bedeutung, da an dieser Schnittstelle eine große Diskrepanz besteht", so McCann.

Die Kontrolle des Verzugs ist der Schlüssel zu einer guten Ausbeute bei 2,5D-Verbindungen. Der Abstand zwischen dem Interposer und dem ASIC ist sehr eng und die Bump-Höhe beträgt etwa 70 Mikrometer. "Das bedeutet, dass es sehr wenig Toleranz für Verzug gibt", so McCann. Lötmittel, die zusammengeschoben oder in die entgegengesetzte Richtung gezogen werden, verursachen Verbindungsprobleme. "Wir brauchen Fertigungsprozesse, die all diese Oberflächen flach halten, und wir sind überzeugt, dass wir das zusammen mit unseren OSAT-Partnern schaffen können", so McCann.

PHY Zusammenarbeit

Der PHY war eine weitere technische Herausforderung, die Rambus gemeinsam mit GF in Angriff nahm. Frank Ferro, Senior Director of Product Marketing bei Rambus, erklärte, dass ein HBM2-PHY eine Mixed-Signal-Funktion ist, die sehr spezifisch für jeden Prozessknoten entwickelt werden muss.

"Wir haben eine umfangreiche Kanalmodellierung durchgeführt und dann den PHY entwickelt, um diese Kanalanforderungen zu erfüllen. Und es war eine Zusammenarbeit. Wir haben während des gesamten Prozesses viele Diskussionen geführt, um ein robustes Design zu gewährleisten. Es hat vom ersten Tag an funktioniert, und das ist ein starkes Zeugnis für die Rambus-Tools (Modellierung und Signalintegrität) und die Ingenieure, die sich mit der Entwicklung dieser PHYs auskennen."

DDR-DRAMs unterstützen eine Bandbreite von 72 Bit, HBM2 dagegen 1.024 Bit. Bei 1.024 Bits ist die Kontrolle der Signalintegrität eine Herausforderung. Ferro zollte den GF-Ingenieuren Respekt, von denen viele aus ihrer Zeit bei der Microelectronics Group von IBM Erfahrung mit Hochgeschwindigkeitssignalen mitbrachten.

Auf die Frage, ob er davon ausgeht, dass sich 2,5D-Lösungen in der gesamten Hochleistungsbranche durchsetzen werden, sagte Ferro, dass dies von den Fertigungserträgen und der Senkung der Kosten für HBM2-DRAM abhängt. "2,5D muss sich in der Massenproduktion bewähren. Es handelt sich um ein ziemlich großes Stück Silizium, und man muss den Verzug wirklich kontrollieren.

Tad Wilder, technischer Leiter bei GF, sagte, die Bandbreite von 2 Terabit pro Sekunde sei "eine beeindruckende Menge an Bandbreite für einen einzelnen Kern. Mit der Möglichkeit, bis zu vier HBM2-PHYs auf einem Chip zu platzieren, stehen ASIC-Entwicklern beispiellose acht Terabit pro Sekunde für den DRAM-Zugriff mit geringem Stromverbrauch und niedriger Latenz zur Verfügung". Er fügte hinzu, dass der 14-nm-HBM-PHY "der größte Kern ist, den wir für einen ASIC produziert haben, mit 15.000 internen Pins, die mit dem Memory Controller kommunizieren, und 1.700 externen Pins, die über den Interposer mit dem Basis-Die des DRAM-Stacks kommunizieren."

Jeder DRAM-Stapel enthält einen Basis-Die, der mit dem HBM2-PHY des ASIC und bis zu acht darüber gestapelten DRAM-Die über Tausende von vertikalen Through Silicon Vias (TSVs) kommuniziert. Der Gesamtspeicher pro HBM-DRAM-Stapel beträgt bis zu 32 GB. Um das Rauschen von mehr als 1.000 E/A-Schaltungen abzuschwächen, kann der ASIC-HBM2-PHY die vollständige Unabhängigkeit der acht 128-Bit-Kanäle nutzen, indem er das Timing jedes Kanals in Bezug auf einen anderen verzögert.

Der Analyst der Linley Group, Wheeler, sieht eine zunehmende Dynamik für den HBM2-Standard. Während Hynix der ursprüngliche Unterstützer war, sagte Wheeler, dass Samsung mit seinen eigenen HBM2-Bauteilen stark zugelegt hat. Da ein so großer Teil der Gesamtlösungskosten in den Kosten der HBM2-Speicher steckt, wird der Wettbewerb zwischen mehreren HBM2-Anbietern dazu beitragen, das Volumen zu erhöhen, die Kosten zu senken und die Leistung zu verbessern.

Auf die Frage, ob er glaubt, dass sich 2,5D-Lösungen verbreiten werden, sagte McCann: "Es handelt sich um eine wirklich großartige Technologie, die erwachsen geworden ist und erhebliche Einnahmen bringt. Die Frage ist: Können wir die Kosten senken, um die nächste Stufe des Volumens zu erreichen?