作者： Dave Lammers戴夫-拉默斯

面对传统市场的放缓和摩尔定律的缩减，半导体行业正在努力重塑自我，以满足人工智能、自动驾驶汽车、物联网等新市场的需求。

其中最引人入胜的可能是人工智能，其计算模式可能与传统的处理器-内存方法明显不同。"在最近于旧金山举行的国际电子器件会议上，法国研究人员达米安-克利奥兹（Damien Querlioz）发表了题为 "神经形态计算的新兴设备技术 "的演讲，他说："长期以来，模式识别和认知任务（如识别和解释图像、理解口语和自动翻译）都是计算机的薄弱环节。

大约从 2012 年开始，人工智能在训练和推理阶段的进展都在加快，但在使用传统计算架构时，功耗仍然是一个巨大的挑战。法国国家科学研究中心（CNRS）国家实验室的研究员 Querlioz 举了一个很有说服力的例子：2016 年，谷歌的 AlphaGo 与围棋世界冠军李世石下了一盘著名的围棋。Sedol的大脑在比赛中消耗了大约20瓦特，而AlphaGo则需要大约超过25万瓦特来维持CPU和GPU的运转。

尽管此后谷歌和其他公司在功耗方面有所改进，但为神经形态计算开发新的、功耗更低的设备的努力仍在不断加强。

特德-莱塔维奇GlobalFoundries 战略营销高级研究员说，他认为人工智能是分阶段进行的，从改进传统计算技术的方法到功耗更低的全新设备和架构。在这个时间轴上，先进的封装将发挥关键作用。

"Letavic说："人工智能现在正向我们走来，我们可以利用现有技术并增加衍生技术，使用DTCO（设计技术协同优化）将优化细化到位元设计层面。GF 的技术专家正在为 14/12 纳米 FinFET 平台开发降低功耗和提高性能的方法，包括双工作函数 SRAM、更快更低功耗的乘法累加 (MAC) 元件、更高带宽的 SRAM 访问等。基于 FD-SOI 的 FDX 工艺功耗也更低，尤其是在采用反向偏压技术时。Letavic说，有了设计人员工具包中的这些技术，客户可以 "重新设计人工智能固有的元件，其功耗包络线要比直接采用7纳米工艺低得多"。

在改进 DTCO 的同时，世界各地还在研发基于相变存储器 (PCM)、电阻式 RAM (ReRAM)、自旋扭矩转移磁性 RAM (STT-MRAM) 和 FeFET 的嵌入式存储器和内存计算解决方案。Querlioz在IEDM教程会议上说，由Jeff Welser领导的IBM Almaden研究中心开发的基于PCM的芯片已经取得了巨大进展，而基于STT-MRAM和ReRAM的人工智能处理器也显示出巨大的前景。 "Querlioz说："我们现在拥有巨大的潜力，可以为认知型任务和模式识别重新发明电子产品。

Letavic表示，降低功耗（尤其是推理处理）的长期需求正在推动众多初创公司开发新的人工智能解决方案，GF正在与其中几家公司以及长期合作伙伴AMD和IBM密切合作。

"我们只能通过 DTCO 改进冯-诺依曼计算。除了分解逻辑和内存之外，下一步就是转向内存计算和模拟计算，"Letavic 说。此外，35 年来一直为业界提供良好服务的指令集架构（ISA）将需要被新的软件栈和算法所取代。"当我们转向特定域计算时，必须有人重新发明软件。IBM在软件堆栈方面有很好的见解，"他说。

"每个人都必须共同迈向人工智能。代工厂将与领先客户携手并进，我们不能将算法与技术分开。"Letavic 在谈到 STCO（即系统技术共同优化）的这种密切合作时说。"随着我们进入第四个计算时代，STCO 是 DTCO 的自然延伸。当我们转向特定领域计算时，我们将共同实现这一转变。

有助于降低成本的包装

虽然硅技术的进步（包括栅极堆栈中的双工作功能金属、FD-SOI 和 STT-MRAM）将会提高性能，但 Letavic 表示，封装也将发挥同样重要的作用，因为各家公司都在努力将采用最适合每种功能的工艺制造的异质器件连接起来。"我认为，经过 20 年的讨论，2.5D 和 3D 将成为主流。我们将从封装中看到与硅流一样多的差异化，甚至更多。

Tirias Research 首席分析师凯文-克鲁威尔（Kevin Krewell）说，与先进微设备公司（Advanced Micro Devices）的合作将为 GF 带来优势，因为该公司将两个或更多芯片集成到一个封装中。早些时候，AMD 和英特尔将 AMD Radeon 图形处理器和英特尔 CPU 组合在一个封装中。现在，AMD 正在通过使用 AMD 的 Infinity Fabric 互联技术来增强其 Epyc 服务器 CPU 产品线。即将推出的 "Rome "服务器处理器将采用多个 CPU 和高速缓冲存储器芯片内核，将这些 7 纳米部件与 GF 制造的 14 纳米芯片组连接起来，后者提供与 DRAM 和 PCI 总线的 I/O 链接。

克鲁威尔说，通过高速链路连接的芯片将改变多个市场的处理器制造方式，通过划分任务并为每个功能使用最佳工艺，芯片将改变多个市场的处理器制造方式，他指出，英伟达（Nvidia）、英特尔（Intel）和其他公司正在支持芯片到芯片的高速链路。

"在芯片组设计中混合使用多种工艺节点，我希望能看到更多这样的设计。I/O尤其不能很好地扩展到7纳米，即使是7纳米，这些功能也会占用很大的空间。有时，把 I/O 功能放在较老的芯片中是有意义的。从历史上看，PC 芯片组是用 N 减 1 工艺制造的，这是工厂利用率战略的一部分。Krewell 说："把这些功能放在能处理 I/O 的合适工艺节点中，每个晶体管的成本就不会那么高，这样做非常有意义。

Letavic 说，系统公司要求使用各种形式的先进封装进行异质集成，包括内插件、垂直硅通孔 (TSV)、特殊层压板、扇出等。这一战略还将促进光子连接，因为光电子技术可以提供比某些电子连接更高的比特率。

市场研究公司 TECHnalysis 的首席分析师鲍勃-奥唐纳（Bob O'Donnell）说，芯片战略离全行业标准的确定还有一段距离。在此之前，AMD 等公司将利用自己的内部技术把多个芯片连接到 SoC 中。

"到了一定程度，复杂性就会变得不堪重负，然后公司开始寻求再次简化。问题是要在多个供应商之间建立一个肥沃的生态系统，允许包装公司对来自多个公司的不同部件进行包装。这些标准还没有确定下来。

O'Donnell 说，之所以要为每种功能采用最佳技术，主要是因为以 7 纳米工艺设计和制造大型 SoC 的成本较高。

"具有讽刺意味的是，芯片的基本概念是，我们将过去集成的东西拆分开来。过去，业界可以将系统集成到更少的元件中，一直到将几乎所有东西都集成到一个芯片中的 SoC。但现在，速度放缓了，因为从技术角度来看，这实在是太难了。7 纳米的设计成本极高，而从制造角度来看，挑战也非常大。

Letavic 说，先进封装将在 "芯片级和系统级 "带来好处。我们已经在数据中心看到了这一点。它将继续存在，而且规模会越来越大"。

关于作者

戴夫-拉默斯

Dave Lammers 是 Solid State Technology 的特约撰稿人，也是 GF's Foundry Files 的特约博主。Dave 于 20 世纪 80 年代初在美联社东京分社工作时开始撰写有关半导体行业的文章，当时正值该行业快速发展时期。1985 年，他加入了《电子时报》，在东京工作的 14 年中，他报道了日本、韩国和台湾的情况。1998 年，戴夫和妻子美惠子以及四个孩子搬到奥斯汀，成立了《电子时报》德克萨斯分社。戴夫毕业于圣母大学，并在密苏里大学新闻学院获得新闻学硕士学位。