von: Gary Dagastine

Schätzungen zufolge bemühen sich derzeit weltweit mehr als 260 Start-ups und etablierte Unternehmen um die Entwicklung, Qualifizierung und Markteinführung von Chips und Technologien für neue ADAS- (Advanced Driver-Assistance Systems) und autonome Fahranwendungen.

Dementsprechend erhöhen Risikokapitalgeber, Technologieunternehmen, Automobilhersteller, Tier-1-Automobilzulieferer und andere ihre Investitionen in diesem Bereich drastisch. Nach Angaben des Marktforschungsunternehmens CB Insights stiegen allein die Risikokapitalinvestitionen in die Automobilbranche und andere KI-basierte Anwendungen im vergangenen Jahr auf rund 1,6 Milliarden US-Dollar, gegenüber 1,3 Milliarden US-Dollar im Jahr 2016 und 820 Millionen US-Dollar im Jahr 2015.

Darüber hinaus finden diese Aktivitäten weltweit statt. Zu den bemerkenswerten jüngsten Ankündigungen gehörte die Nachricht, dass das in Shenzhen, China, ansässige selbstfahrende Start-up-Unternehmen Roadstar.ai 128 Mio. USD in einer Serie-A-Finanzierung erhalten hat. Dies ist Berichten zufolge die bisher größte Einzelinvestition in ein chinesisches Unternehmen für autonomes Fahren und stellt die Anfang des Jahres von einem anderen Start-up-Unternehmen für autonomes Fahren, Pony.ai aus Guangzhou, angekündigte Finanzierung in Höhe von 112 Mio. USD in den Schatten.

Warum wächst das Interesse an diesem Bereich so stark? Auf der Verbraucherebene schätzen viele Autofahrer ADAS-Funktionen wie Kollisionsvermeidung, Toter-Winkel-Warner, adaptiver Tempomat usw., und da die Autohersteller ihre Kunden zufriedenstellen wollen, arbeiten sie daran, diese Systeme immer ausgefeilter und in Fahrzeugen aller Preisklassen verfügbar zu machen.

Auf gesellschaftlicher Ebene haben Fahrerassistenzsysteme und selbstfahrende Autos viel mehr zu bieten. So sterben in den USA jährlich etwa 40.000 Menschen bei Kraftfahrzeugunfällen , weltweit sind es über eine Million, und weitere 20-50 Millionen Menschen werden verletzt oder behindert. Fahrzeuge mit größeren autonomen Fähigkeiten haben das Potenzial, diese Zahlen deutlich zu senken.

Sie eröffnen auch völlig neue Geschäftsmöglichkeiten, wie etwa selbstfahrende Taxis.

Ein Gehirn auf Rädern

Die normsetzende Organisation SAE International hat ein fünfstufiges Klassifizierungssystem zur Beschreibung des Automatisierungsgrads von Fahrzeugen eingeführt, das von Stufe 1 (das System gibt Warnungen aus, aber der Fahrer steuert das Fahrzeug) bis Stufe 5 (vollständig autonomer Betrieb ohne menschliches Eingreifen) reicht.

Auf dem Weg zu Level 5 werden Sensoren wie Kameras, Lidar und Radar eine Flut von Daten erzeugen, die in Echtzeit verarbeitet, integriert und übertragen werden müssen, damit hochentwickelte, auf tiefen neuronalen Netzen basierende Algorithmen des maschinellen Lernens sie nutzen können, um Objekte in der Umgebung zu erkennen, ihre Aktionen vorherzusagen, mit anderen Fahrzeugen zu kommunizieren und Entscheidungen zur Fahrzeugsteuerung zu treffen.

Einige argumentieren, dass dies am besten mit einer dezentralisierten Netzwerkarchitektur im Fahrzeug erreicht werden kann, da es sich dabei um eine Weiterentwicklung bestehender ADAS-Systeme handelt und daher die geringsten Auswirkungen auf das Design von Kfz-Computersystemen hätte. Sie würde auch den Einsatz spezialisierter Prozessoren ermöglichen und die schrittweise Einführung neuer Funktionen erlauben.

Laut Mark Granger, GLOBALFOUNDRIES Vice President of Automotive, liegen die Probleme bei diesem Ansatz darin, dass lokale Prozessoren und eine begrenzte Netzwerkbandbreite zwar für Level 2 (teilweiser oder "hands off"-Betrieb) oder vielleicht Level 3 (bedingter oder "feet off"-Betrieb) ausreichen, aber nicht in der Lage sind, die riesigen Datenmengen in Echtzeit zu verarbeiten, die von KI-basierten maschinellen Lernalgorithmen benötigt werden, um einen wirklich autonomen Betrieb zu ermöglichen.

"Dezentrale Architekturen können bis zu 5 TOPs (Billionen Operationen pro Sekunde) und etwa 10 Mbits/s an Bandbreite im Fahrzeug bereitstellen", sagte er. "Um jedoch auf den Stufen 3-5 zu arbeiten, ist eine zentralisierte Netzwerkarchitektur mit leistungsstarken, effizienten Prozessoren erforderlich, die 50-100 TOPs und fahrzeuginterne Datenraten von 100 Gbits/s bereitstellen. Zum Vergleich: Im Jahr 2000 konnte der leistungsstärkste Supercomputer der Welt nur 1 TOPs verarbeiten. Autonome Fahrzeuge müssen also wirklich Gehirne auf Rädern sein, und eine zentralisierte Architektur ist der beste Weg, dies zu erreichen."

Bisher waren die Halbleitertechnologien, die im Mittelpunkt der Entwicklung von ADAS/autonomen Systemen stehen, Grafikprozessoren (GPUs) und Mikroprozessoren (CPUs). Da sich die Entwickler jedoch in Richtung Level-5-Automatisierung bewegen, wird die Verbreitung dieser Chips in Automobilsystemen zunehmend problematisch, da sie zwar leistungsstark, aber auch stromhungrig sind.

"Selbstfahrende Autos stecken noch in den Kinderschuhen, und wenn nicht etwas unternommen wird, um den Stromverbrauch der Prozessoren in ihren KI-basierten Systemen zu senken, werden sie vielleicht nie erwachsen werden", so Granger. "Die Chips, die die heutigen Versionen von selbstfahrenden Autos antreiben, benötigen im Wesentlichen Racks mit Chips der Serverklasse, die vielleicht 7.000 bis 10.000 Watt Strom verbrauchen. Für Entwicklungs- und Testzwecke ist das in Ordnung, aber für kommerzielle Produkte ist es unpraktisch. Außerdem muss man die Herausforderungen und Kosten der Kühlung berücksichtigen, und die Chips sind relativ groß. Jeder hat das Ziel, das Energiebudget für eine bestimmte Funktion so niedrig wie möglich zu halten.

Einstieg in die ASICs von GF

ASICs (anwendungsspezifische integrierte Schaltkreise), die speziell für die Anforderungen von Automobilsystemen entwickelt wurden, können nicht nur leistungsstark und extrem energieeffizient sein, sondern ermöglichen es einem Automobilkunden auch, sich von der Masse abzuheben. Sie bieten Designflexibilität und ermöglichen Designs, die viel leistungsfähiger sind als aktuelle GPUs.

Große CPU-Cluster und Hunderttausende von Multiplikations- und Akkumulationsschaltungen (MAC) auf jedem Chip erfüllen die hohen Rechenanforderungen von KI-Algorithmen, während Gigabits an eingebettetem SRAM und Gigabytes an Off-Chip-DRAM-Schnittstellen die hungrige Rechenmaschine speisen.

GF bietet 14-nm- und 7-nm-FinFET-ASIC-System-on-Chip (SoC)-Bausteine an, die im Vergleich zu GPUs und konkurrierenden ASIC-Technologien eine optimale Kombination aus Leistung, Größe und Energieeffizienz bieten und gleichzeitig Qualitätsstandards im Automobilbereich wie den funktionalen Sicherheitsstandard ISO26262 erfüllen.

Mit denFX-14™ ASICs können Benutzer eine Reihe von 64-Bit- und 32-Bit-ARM®-Cores für das Systemdesign nutzen, zusammen mit einem 56-Gbps-Hochgeschwindigkeits-SERDES (HSS), einem eingebetteten TCAM-Speicher, der Milliarden von Suchvorgängen pro Sekunde durchführen kann, einem dichte- und leistungsoptimierten eingebetteten SRAM und 2,5D-Gehäuseoptionen, die die Anwendungsflexibilität maximieren.

FX-7™ ASICs erweitern das Angebot mit bis zu 112G HSS, dem dichtesten On-Chip-SRAM und einer großen Anzahl von Off-Chip-DRAM-Schnittstellen (LPDDR, GDDR, HBM), einschließlich 2,5/3D-Gehäuseoptionen, die die Anwendungsflexibilität maximieren.

Die ASICs von GF unterscheiden sich von denen anderer Anbieter nicht nur durch ihre Fähigkeiten, sondern auch durch ihren Stammbaum. Die Übernahme von IBM Microelectronics im Jahr 2015 brachte GF eines der branchenweit führenden ASIC-Entwicklungsteams mit mehr als 1.000 Entwicklungsingenieuren auf der ganzen Welt und einer Historie von rund 2.000 abgeschlossenen ASIC-Designs für Anwendungen von High-End-Servern für kritische Unternehmensnetzwerke bis hin zu kostengünstigen Spieleplattformen ein.

"Unser ASIC-Team hat sich bei einer Reihe von Produkten bewährt, die von hochkomplexer Elektronik für Server und die Luft- und Raumfahrt bis hin zu leistungsstarken, kostengünstigen Anwendungen reichen, die alle führenden Spieleplattformen abdecken", so Igor Arsovski, Chief Technical Officer der ASIC-Sparte von GF und GF Fellow.

"Im Gegensatz zu anderen Designhäusern bieten wir eine breite Palette von IP an, die systematisch und ausgiebig zwischen Modell und Hardware korreliert und HTOL-gestresst wurde, um sowohl die Zykluszeit vom Design bis zum Tapeout zu reduzieren als auch die Erfolgsrate beim ersten richtigen Design zu verbessern", sagte er. "Diese rigorose Methodik hat dafür gesorgt, dass wir auch nach Dutzenden von Prozessknoten und über 2.000 ASIC-Designs noch nie einen ASIC nicht an unseren Kunden geliefert haben. Im Zusammenhang mit der Automobilindustrie ist auch die Tatsache bemerkenswert, dass unsere ASIC-Designs fortschrittliche In-situ-Testmöglichkeiten beinhalten, die entscheidend sind, da eine hohe Zuverlässigkeit eine Voraussetzung für die Automobilindustrie ist."

Arsovski wies auch darauf hin, dass viele Kunden von GF unterschiedliche Anforderungen an den Design-Service haben und das Unternehmen daher eine breite Palette von Paketen anbietet, die von einem schlüsselfertigen Service - bei dem der Kunde eine Spezifikation liefert und von GF Unterstützung in den Bereichen Design Center, Packaging und Test erhält - bis hin zu einem vollständig kundenspezifischen Design reicht, bei dem der Kunde GDS liefert und nur die Fertigung wünscht. Die Agilität von GF ermöglicht es dem Unternehmen, Kunden organisch zu unterstützen, wenn ihr Unternehmen und ihre Designfähigkeiten im Bereich der Automobilelektronik wachsen.

Über den Autor

Gary Dagastine

Gary Dagastine ist Autor, der über die Halbleiterindustrie für EE Times, Electronics Weekly und viele spezialisierte Medien berichtet hat. Er ist mitwirkender Redakteur der Zeitschrift Nanochip Fab Solutions und Direktor für Medienbeziehungen für das IEEE International Electron Devices Meeting (IEDM), die weltweit einflussreichste Technologiekonferenz für Halbleiter. Er begann seine Laufbahn in der Branche bei General Electric Co., wo er die Kommunikationsabteilung von GE in den Bereichen Stromversorgung, Analogtechnik und kundenspezifische ICs unterstützte. Gary ist ein Absolvent des Union College in Schenectady, New York,

von: Dave Lammers

In den letzten Blogs habe ich mich mit der Verwendung des 22FDX®-Technologieprozesses für das Internet der Dinge und für Radaranwendungen im Automobilbereich befasst, Märkte, die eine Kombination aus Leistung und geringem Stromverbrauch erfordern. Das Mining von Kryptowährungen ist ein weiterer Markt, bei dem der Stromverbrauch ein entscheidendes Merkmal ist, ein Grund dafür, dass Miner allmählich von GPUs auf ASICs umsteigen.

Das Interessante an der Halbleiterindustrie ist, dass jede Anwendung eine andere Mischung aus Leistung, Stromverbrauch, Kosten und anderen Faktoren erfordert. Bei den Anwendungen für das Mining von Kryptowährungen ist dies der Fall, und zwar bis hin zu den wichtigsten Münzen - Bitcoin, Litecoin und Ethereum - und der Art und Weise, wie sie geschürft werden.

Anshel Sagein Associate Analyst bei Moor Insights & Strategy, der den Münzschürfungsmarkt beobachtet, sagte, dass die Schürfer "keine zusätzliche Logik auf dem Chip kaufen wollen. Sie wollen den Stromverbrauch minimieren. Alles ist extrem schlank, weil das meiste auf den Stromverbrauch hinausläuft".

Jeder der verschiedenen Algorithmen, so Sag, stellt "einen anderen Engpass dar, und die ASICs müssen auf unterschiedliche Weise konstruiert werden, um die Engpässe zu minimieren." (Sag und Patrick Moorhead, Hauptanalyst von Moor, haben ein Whitepaper über Fabriken und Kryptowährungsschürfer verfasst, das Details zu diesem Thema enthält).

"Da täglich so viel Energie verbraucht wird, achten Mining-Betriebe und Hersteller stets auf die Effizienz ihrer ASIC-Miner. Die 'Leistung' der meisten Mining-Geräte wird in Hashes pro Watt und nicht in der gesamten Hashing-Leistung gemessen." Quelle: Moor Insights & Strategy White Paper, "The Importance Of Fabs In Crypto Mining"

Unterschiedliche Architekturen

Sanjay Charagulla, Senior Director of Technology Marketing and Business Development bei GF, erläuterte die Unterschiede der für Bitcoin, Litecoin und Ethereum optimierten Miner-ASICs. Die Litecoin-ASICs haben in der Regel einen relativ geringen Anteil an Logiktransistoren, während SRAM-Zellen etwa zwei Drittel der Transistoren ausmachen. Charagulla argumentierte, dass der 22FDX-Prozess von GLOBALFOUNDRIES "eine der effizientesten SRAM-Bitzellen" hat, und nannte dies als Grund, warum GF "bereits mehrere Kundendesigns abgeklebt hat".

Das Ethereum-Mining, das etwa 10 Prozent des gesamten Marktes für Mining-ICs ausmacht, wurde bisher von Grafikprozessoren (GPUs) dominiert. Der Ethereum-Algorithmus erfordert eine relativ große Menge an externem Speicher, und die Chipgrößen sind größer. Charagulla sagte, dass er davon ausgeht, dass der Anteil des Ethereum-Minings auf bis zu einem Viertel des Marktes anwachsen wird, da die kommerzielle Technologie im Vergleich zu Bitcoin eine gute Transaktionsflexibilität bietet.

Bei Bitcoin - trotz einer Flut von Neuzugängen immer noch die dominierende Kryptowährung - bestehen die Mining-Geräte in der Regel aus mehreren Leiterplatten, auf denen jeweils mehr als 50-100 ASICs untergebracht sind. Diese winzigen ASICs sind Logikbausteine mit Hunderten von Multiplikations- und Akkumulationsschaltungen (MAC) auf jedem Chip, die keine externen Speicher oder Co-Prozessoren benötigen. Und wenn ein paar Kerne nicht funktionieren, kann der ASIC trotzdem weiterarbeiten. "Die Bitcoin-ASICs sind nicht besonders komplex. Das Layout und das Backend-Design sind der Schlüssel zur Effizienz", sagte er.

Da die Stromkosten für die Miner so wichtig sind, wird die Effizienz in Milliwatt pro Gigahash und nicht in der gesamten Hashing-Leistung gemessen. Bitmain, der dominierende Mining-Anbieter, hat einen Bitcoin-Miner mit 98 Milliwatt pro Gigahash beschrieben, und neue Konkurrenten versuchen, diesen Wert entweder zu erreichen oder zu übertreffen. "Wir haben mehrere Kunden engagiert, und eine Handvoll hat bereits gute Ergebnisse erzielt," sagte Charagulla.

Genügend Leistung

Ich habe Charagulla gefragt, ob die Miner schneller zur nächsten Stelle auf der Blockchain gelangen können, indem sie die Frequenz des ASICs erhöhen und für den zusätzlichen Stromverbrauch bezahlen. Er antwortete, dass die intelligente Strategie darin besteht, die ASICs mit einer "vernünftigen Frequenz von 400-500 MHz bei geringstem Stromverbrauch" zu betreiben, um den Wärmefluss innerhalb des Miners auf einem optimalen Niveau zu halten und Strom zu sparen.

Obwohl einige Bitcoin-ASICs auf FinFET-basierte Prozesse umgestellt werden, argumentiert Charagulla, dass die bessere Strategie darin besteht, die Herstellungskosten und den Stromverbrauch durch die Verwendung des FD-SOI-basierten FDX-Prozesses niedrig zu halten und gleichzeitig eine ausreichende Leistung zu gewährleisten. "Der Weg, dies zu erreichen, besteht darin, Tausende von Kernen bei einer bestimmten Frequenz parallel laufen zu lassen, damit sie das Rätsel noch lösen können. Die Kerne sind im Grunde eine Reihe von XOR-Gattern mit einem 16 Bit breiten Datenpfad in einem begrenzten Layout. Wir glauben, dass 22FDX die Anforderungen hier erfüllen wird. Wo FinFETs glänzen, ist bei Gigahertz-Taktraten, mit breiteren Bussen und Bit-Adder-Logik. In diesem Fall (Bitcoin-ASICs) gibt es keine Hochgeschwindigkeits-E/A. Wenn man also das Layout der Kerne optimieren kann, kann FD-SOI genauso gut sein wie FinFETs, und das zu geringeren Kosten."

Viele Kundendesigns, die den FDX-Prozess verwenden, arbeiten mit nur 0,4 V. Charagulla sagte, dass ein Tier-1-Kunde auf 0,3 Vdd heruntergeht, um Minern einen ASIC mit geringerem Stromverbrauch bei 80 Milliwatt pro Gigahash zu bieten, während er "immer noch in der Lage ist, den Algorithmus effizient auszuführen". Back Biasing und Forward Biasing können verwendet werden, um die Leistungs- und Energiespezifikationen zu erfüllen, fügte er hinzu.

Kapazitätsbeschränkungen

Sag, der Analyst von Moor Insights, sagte, dass einige "Premium"-Asic-Miner weiterhin in den modernsten FinFET-Prozessen hergestellt werden, während andere Miner einen anderen Weg einschlagen könnten. "FinFETs auf den teureren Nodes bieten eine höhere Leistung, aber zu einem höheren Preis. Wenn die Mining-ASICs nach kleineren Designregeln arbeiten, sind die Wafer teurer. Im Moment wollen die Leute die Kosten für Miner senken, damit sie mehr zu niedrigeren Kosten verkaufen und mehr Gewinn erzielen können. Bei einem Spitzenknoten wie 10nm oder 7nm sind die Erträge anfangs nicht so hoch. Die Kosten sind auf einem Spitzenknoten hoch."

Außerdem streiten sich die Bergbauunternehmen um die Förderkapazitäten, was ein weiterer Grund für die höheren Kosten ist", so Sag.

Da die Produktionsstätte von GF in Malta, N.Y., bei 14nm und den kommenden 7nm-Prozessen, die auf FinFETs basieren, nahezu voll ausgelastet ist, sehen die Bergbauunternehmen laut Sag die verfügbaren 22FDX-Kapazitäten in Dresden als Chance. Da mehr als ein halbes Dutzend Hersteller von Mining-Geräten in China ansässig sind, könnte 22FDX in China relativ bald zum Einsatz kommen", so Sag.

Sag merkte an, dass "GF gute Arbeit leistet, indem es die richtigen Prozesse für die richtigen Kunden auswählt, für das, was für sie wichtig ist. Nicht jeder Chip benötigt Milliarden von FinFET-Transistoren. 22FDX macht Sinn, wenn es um Preissensibilität und hohe Effizienz geht."

Im Whitepaper von Moor Insights heißt es: "Die FDX-Roadmap von GLOBALFOUNDRIES wird 2019 und 2020 um 12-nm-FDX erweitert, das mit noch geringerem Stromverbrauch und höherer Leistung arbeiten und gleichzeitig ein kostenfreundliches Profil aufweisen soll. Wir glauben, dass diese Produkterweiterung den Minern erheblich zugute kommen könnte. Die Kosten für die Herstellung von Chips werden zu einem immer wichtigeren Faktor für deren Erfolg, insbesondere da Bitcoin- und andere Altcoin-ASIC-Mining-Unternehmen bestrebt sind, so viel Volumen wie möglich abzusetzen."

Charagulla sagte, dass die verfügbaren Kapazitäten in Dresden neue Bergbauunternehmen zu 22FDX locken. "Malta ist größtenteils ausgelastet, und die Dresdner Fabrik ist eindeutig für 22FDX und 12FDX positioniert. Wir erhalten Design-Aufträge für Millimeterwellen-HF, für Basisstationen und Mobiltelefone sowie für Millimeterwellen-Radar. Für die Miner-ASICs bietet FDX einen Mehrwert, und das ist der Grund, warum die neuen Marktteilnehmer zu uns kommen.

Über den Autor

Dave Lammers

Dave Lammers schreibt für Solid State Technology und ist Blogger für die Foundry Files von GF. Dave Lammers begann über die Halbleiterindustrie zu schreiben, als er Anfang der 1980er Jahre im Tokioter Büro von Associated Press arbeitete, einer Zeit des schnellen Wachstums der Branche. 1985 wechselte er zur E.E. Times, für die er in den folgenden 14 Jahren von Tokio aus über Japan, Korea und Taiwan berichtete. Im Jahr 1998 zogen Dave, seine Frau Mieko und ihre vier Kinder nach Austin, um ein texanisches Büro für die E.E. Times einzurichten. Als Absolvent der University of Notre Dame erwarb Dave einen Master-Abschluss in Journalismus an der University of Missouri School of Journalism.