作者: Dave Lammers

在当今的半导体行业，几纳米就代表着很大的差距。早些年，代工厂通过“光刻收缩”的方式提供半代工艺，除了按下掩码和步进配置之外，无需进行其他改变。

格芯的12LP工艺恰恰相反，它采用与发展依然强劲的14LPP平台相同的图形技术，但对工艺和标准单元库进行了许多巧妙的改变，以实现性能、功耗和面积(PPA)方面的改进。该工艺于2017年9月首次公布，并获得AMD的公开支持，有关该工艺变化的详情首次出现在6月下旬于火奴鲁鲁举行的2018年VLSI科技研讨会的一场报告会中。

在业务方面，格芯已准备好了汽车和射频/模拟模块，以利用12LP解决方案更好地支持这些市场。12LP工艺在去年秋季得到了较大提升，当时AMD表示会快速地将主要生产线转移到12LP工艺。随后，一家移动行业的客户也开始将12LP工艺用于其应用处理器。

格芯的FinFET产品管理副总监Erin Lavigne表示：“客户最关心的是12LP的发展。”那些正在设计新型IC的客户希望实现更高的晶体管密度，实现功耗和性能增益，同时通过缩小芯片尺寸来节约成本。

由于14LPP和12LP的工具套件几乎相同，所以工厂可以在14LPP或12LP生产之间“灵活切换”。“我们的产能可互换，”Lavigne说道，“虽然AMD是我们的一个主要战略客户，但8号晶圆厂并不只是为AMD服务。我们可以支持我们的所有客户，同时继续满足AMD的需求。除了我们的两个主要客户，我们的流水线已迅速扩展至消费品、人工智能、汽车和工业领域。”

格芯的技术开发副总监Hsien-Ching Lo曾表示，在后道工序 (BEOL) 这个重要领域中，格芯已经采取了不同于竞争对手的方法。当其他代工厂为缩减芯片尺寸而缩小M2间距时，格芯的12LP仍采用与14LPP工艺相同的64nm M2间距。这一策略使客户能够实现性能、功率和面积 (PPA) 方面的改进，同时最大限度地减少设计返工。

在夏威夷举行的VLSI会议证实了这一说法。三星的一家工厂在其12LP工艺报告中描述了能够使用9T或6.75T程序库。然而，较之于14nm工艺的64nm M2间距，6.75T库要求使用48nm间距的M2。TSMC已采用了类似的方式， 即更改其12nm产品（16nm工艺的后继工艺）的M2间距。

Lo表示，采用不同的M2间距是对设计规则的一种改变，较之于格芯利用相同的M2间距支持7.5T程序库战略，这种改变需要进行更多的设计返工。“对于客户来说，从14迁移至12更轻松。只需要进行非常少的设计迁移，就可在性能和面积方面实现改进。”他说道。

当格芯在12LP设计中继续支持14LPP 9T库时，Lavigne表示7.5T程序库在缩小芯片尺寸和提高性能方面“物有所值”。Lavigne谈到：“使用这个库需要客户进行一些重新设计。客户可以选择进行多少重新设计工作来扩展平台。”

较之于格芯的14LPP工艺，配备高性能元件的12LP工艺可将环形振荡器AC性能提高15%，在同等速度条件下将12LP（带7.5T标准单元库）的总功耗降低16%，将逻辑区面积扩大12%。值得注意的是，在电流读数相同的情况下，12LP SRAM可令泄漏减少30%。

格芯的12LP是一种进步。资料来源：H.C.Lo在VLSI科技和电路研讨会上的报告

Lo在VLSI研讨会上发表了演讲，介绍了12LP工艺在5个要素方面的修改。

第一，对鳍片外形进行了改进，使之变得更高、更薄，从而改进了驱动电流和短沟道控制。鳍片表面粗糙度也有所降低，从而将NFET和PFET的载波移动性分别提高了6%和9%。

第二，为了在不增加泄漏的情况下提高PFET性能，对源极/漏极空腔外形进行了改进，将14LPP工艺的碗型空腔修改为12LP工艺的深凹空腔。需通过扩大空腔的方式提高通道上的应变，同时提供更多的嵌入式硅锗(eSiGe)，但又不会以增加泄漏为代价。

第三，对eSiGe进行了优化，以改进图案负载效益，其中40-鳍片设备可提升4%，而单向扩散中断(SDB)设备可提升5%。

PEFT eSiGe优化。资料来源：H.C.Lo在VLSI科技和电路研讨会上的报告

第四，增加了NFET掺杂密度。Lo表示，通过优化硅磷外延工艺，源-漏极电阻大约提高了6%。

接触电阻是前沿设计中的一个主要关注点。格芯的先进技术开发团队为降低接触电阻进行了两次优化。通过扩大底部接触面积，改进了沟槽式接触区形状。“我们需要扩大接触面积和底部CD（临界尺寸），但又不想以TDDB（经时击穿）为代价。通常，如果接触CD增大，多晶硅栅极触点之间的间隙就会变小。然后，就可以看到电介质击穿的退化。”Lo在VLSI研讨会上的一次访谈中说道。

第五，对沟槽式接触下的掺杂区域进行了优化，以降低接触势垒高度。他还表示，通过进行“一些接口工程”提高了硅化物电阻。

表面上，从14nm到12nm似乎并没有什么大不了的，但透过现象看本质，你就会发现为交付一项令人信服的技术需要在工程设计方面付出多少努力。

关于作者

Dave Lammers是固态技术特约撰稿人，也是格芯的Foundry Files的特约博客作者。他于20世界80年代早期在美联社东京分社工作期间开始撰写关于半导体行业的文章，彼时该行业正经历快速发展。他于1985年加入E.E. Times，定居东京，在之后的14年内，足迹遍及日本、韩国和台湾。1998年，Dave与他的妻子Mieko以及4个孩子移居奥斯丁，为E.E Times开设德克萨斯办事处。Dave毕业于美国圣母大学，获得密苏里大学新闻学院新闻学硕士学位。

作者: Gary Dagastine

根据一些数据估计，目前全球有超过260家初创企业和成熟公司竞相开发、认证并向市场投放面向新ADAS（先进驾驶辅助系统）和自动驾驶应用的芯片和技术。

为顺应这一趋势，风险投资者、科技公司、汽车制造商、一级供应商以及其他公司都在大幅增加对这个领域的投资。根据调查公司CB Insights的统计，去年，仅在汽车和其他基于AI的应用领域，风险资本投资就增长到了近16亿美元，而在2016年为13亿美元，在2015年为8.2亿美元。

此外，这种增长呈现出全球化趋势。在近期的报道中，有一则值得注意的新闻是中国深圳的一家自动驾驶初创公司Roadstar.ai募集了1.28亿美元的A轮风投资金。对于中国的自动驾驶科技公司来说，这是迄今为止报道过的数额最大的一笔单项投资，超过了今年早些时候位于广州的另一家自动驾驶初创公司Pony.ai获得的1.12亿美元投资金额。

投资者对这个领域的热情为何如此高涨？从消费者的角度来看，许多驾驶员都非常青睐防撞、盲点警告、自适应巡航控制等ADAS功能，而从汽车制造商的角度，他们为了满足客户的需求，需要不断提高这些系统的精密度，并且逐步应用于各种价位的汽车上。

从社会层面来看，驾驶员辅助/自动驾驶功能可以提供诸多优点。例如，美国每年因车祸致死的人员数量约达到40,000人，全球范围内的死亡人数则超过百万人，除此以外，还有2000-5000万人员因车祸受伤或致残。提高汽车的自动性能有可能大幅降低这些数量。

自动驾驶还开创了全新的业务机遇，例如自动驾驶出租车。

车轮上的大脑

标准制定组织SAE International（国际汽车工程师学会）建立了一个五级分类系统，用于描述汽车的自动化等级，最低为1级（系统提供警告，但由驾驶员驾驶车辆），最高为5级（全自动驾驶，无需人为干涉）。

随着行业不断向5级发展，摄像头、激光雷达和雷达等传感器会生成大量数据，这些数据必须实时处理、集成和传输，以便复杂的基于深度神经网络的机器学习算法能够利用它来识别环境中的对象，预测它们的行为，与其他车辆通信，并做出车辆控制决策。

有人认为，采用分散式车载网络架构是实现这一目标的最好途径，因为这是对现有ADAS系统实施的一次变革，因此对汽车计算系统设计的影响也是最小的。此外，它还支持采用专用处理器，并允许逐步添加新功能。

格芯汽车业务副总裁Mark Granger表示，这个方式存在的问题在于：虽然本地处理器和有限的网络带宽可能足以支持2级（部分，或“解放双手”）或可能支持3级（有条件，或“解放双脚”）操作，但它们无法按照基于AI的机器学习算法的要求来实时处理海量数据，从而实现真正的自动操作。

他说道：“分散式架构可能提供最高5 TOPs（每秒万亿次操作），以及约10 Mb/s车载带宽。但是，要达到3-5级自动化操作水平，则需要采用配备强大、高效处理器的集中网络架构来提供50-100 TOPs和100 Gb/s车载数据数率。相比之下，在2000年，当时全球最强大的超级计算机只支持1 TOPs操作。所以自动驾驶汽车确实需要采用人工智能，而集中式架构则是实现自动驾驶的最好途径。”

到目前为止，ADAS/自动驾驶系统的开发采用的核心半导体技术一直都是图形处理器(GPU)和微处理器(CPU)。但是，随着开发人员开始向5级自动化迈进，这些芯片在汽车系统中的激增也带来了越来越多的问题，因为它们虽然功能强大，但它们也非常耗电。

Granger表示：“自动驾驶汽车的开发尚处于初期阶段，除非能够找到方法来降低AI系统中的处理器能耗，否则它们可能一直停滞不前。为如今的自动驾驶汽车提供动力的芯片基本上需要服务级芯片机架，功耗可达7,000-10,000瓦。从开发和测试角度来看，这是可行的，但却无法运用于商业产品中。此外，它们的体积相对较大，您还需要考虑实施冷却的难度和成本。我们每个人都希望尽可能降低特定功能的功耗预算。”

了解格芯的ASIC

ASIC（专用集成电路）专用于满足汽车系统的需求，它们不但功能强大，能效高，还能让汽车客户从自己领域中脱颖而出。它们提供设计灵活性，有助于实现比现有GPU功能更强大的设计。

每个芯片上的大型CPU集群和数以十万计的乘加运算(MAC)电路满足AI算法繁重的计算要求，同时千兆位嵌入式SRAM和千兆字节片外DRAM接口则可以为强大的计算引擎提供数据。

格芯提供14nm和7nm FinFET ASIC片上系统(SoC)器件，与GPU和竞争对手的ASIC技术相比，能够提供优化的功率、尺寸和能效组合，同时满足汽车级质量标准，例如功能安全标准ISO26262。

FX-14™ ASIC提供给用户的优势包括：在系统设计中采用64位和32位ARM®内核阵列，以及56Gbps高速SERDES(HSS)；嵌入式TCAM存储器，支持每秒实施数十亿次搜索；密度和性能均得到优化的嵌入式SRAM；能够提高应用灵活性的2.5D封装选项。

FX-7™ ASIC的产品扩展包括高达112G HSS、高度密集的片上SRAM和大量片外DRAM接口（LPDDR、GDDR、HBM），包括提高应用灵活性的2.5/3D封装选项。

格芯的ASIC与其他产品的不同不仅体现在功能上，也体现在起源上。格芯于2015年收购IBM Microelectronics之后，获得了行业领先的ASIC开发团队之一，其中包括来自全球的1,000多位设计工程师，以及完成近2,000项ASIC设计的历史记录，涉及从关键企业网络采用的高端服务器到低成本游戏平台的各种应用。

格芯的ASIC业务部首席技术官兼格芯FellowIgor Arsovski表示：“我们的ASIC团队在广泛的产品领域都表现出色，从高度复杂的、适用于服务器和航空航天产品的电子产品，到覆盖所有高端游戏平台的高性能、低成本应用。

与其他设计公司不同，我们提供广泛的IP阵列，这些阵列都经受过系统性、广泛的模型-硬件关联和HTOL压力测试，不仅能缩短设计到流片的整个周期，还能提高首次设计成功率。这种严格方法确保了即使在经历数十个工艺节点和超过2,000次ASIC设计之后，我们也仍然能够为客户提供ASIC。在汽车领域，还需要注意，我们的ASIC设计采用了先进的原位测试功能，这一点非常重要，因为对于汽车来说，高可靠性是一切的前提。”

Arsovski还提到，因为许多格芯客户对设计服务的要求都不同，所以格芯提供了全套服务，从全面的统包服务（客户提供规格，要求格芯提供设计中心、封装和测试支持），到完全自定义的设计（客户提供GDS，只要求进行制造）。随着格芯公司在汽车电子领域不断发展壮大和提高设计能力，他们将能够灵活地为客户提供配套支持。

关于作者

Gary Dagastine是一位职业撰稿人，主要为EE Times、Electronics Weekly和许多专业媒体撰写关于半导体行业的文章。他是NanocEEhip Fab Solutions杂志的特约编辑，也是IEEE国际电子器件大会(IEDM)（全球最具影响力的半导体技术大会）的媒体关系主管。加入General Electric Co.之后，他开始涉足半导体行业，在该公司工作期间，他负责为GE功率、模拟和定制IC业务提供沟通支持。Gary毕业于纽约斯克内克塔迪联合大学。

作者: Dave Lammers

我之前写的几篇博客探讨了在物联网和汽车雷达应用中使用22FDX®工艺技术，这些应用市场都要求实现高性能和低功耗。加密货币挖矿是另一个功耗性能举足轻重的市场，因此，挖矿机逐渐放弃GPU，改用专用芯片(ASIC)。

关于半导体行业，比较有趣的一点是：每种应用都需要不同的性能、功耗、成本，以及其他因素的组合。加密货币挖矿应用亦不例外，甚至主流货币——比特币、莱特币和以太坊——以及其挖矿方式也是如此。

Moor Insights & Strategy的助理分析员Anshel Sag在跟踪分析货币挖矿市场的状况后，表示矿工“不想购买任何额外的逻辑片上组件。他们希望尽可能降低功耗。每项都达到极简状态，因为很大程度上都归结于功耗问题。”

Sag表示，每种不同的算法都代表“一种不同的瓶颈，因此需要按照不同的方式架构ASIC，尽可能减少瓶颈。”（Sag和Moor的首席分析师Patrick Moorhead撰写了一篇晶圆厂和加密货币挖矿机白皮书，就此进行了详细阐述。）

“每天消耗的能源如此之多，挖矿行业和制造商一直都在研究其ASIC挖矿机的效率。大部分挖矿设备都以hash/watt为单元测量其‘性能’，而非测量其总体的hash功能。” 资料来源：Moor Insights & Strategy白皮书：“晶圆厂在加密挖矿行业的重要性”

架构差异

Sanjay Charagulla——格芯技术营销和业务开发部门的资深总监，概述了针对比特币、莱特币和以太坊而优化的挖矿机ASIC之间的差异。莱特币ASIC倾向于采用相对较少部分的逻辑晶体管，SRAM约占晶体管总数的三分之二。Charagulla认为格芯的22FDX工艺拥有“最高效的SRAM位单元之一”，并将其归为格芯“已为多位客户设计完成流片”的原因。

以太坊挖矿约占整个挖矿IC市场的10%，因此至今一直由图形处理器(GPU)主导市场。以太坊算法需要大量的外部存储器，且芯片尺寸也更大。Charagulla表示，他预测以太坊挖矿将增长到市场的25%，因为相对比特币而言，其整体商务技术能够提供更高的交易灵活性。

尽管新货币种类层出不穷，比特币仍是市场的主导加密货币——挖矿机一般具备多个PCB板，每块板上都包含50-100多个ASIC。这些微小的ASIC都是逻辑器件，每个芯片上都有数百个累加运算(MAC)电路，无需采用外部存储器或协处理器。而且，如果有几个内核不能正常工作，ASIC仍然能够正常运行。“比特币ASIC没有这么复杂，其布局和后端设计是影响效率的关键”，他表示。

对于挖矿机而言，功耗成本如此重要，因此在测量效率时，以mW/Gigahash为单位测量，而不只是测算总体的Hash算力。主流的挖矿供应商Bitmain采用98mW/GigaHash的比特币挖矿机，新竞争者们都尝试达到或超越该水平。“我们有多位客户参与，有几位已经进行流片，其结果相当不错”，Charagulla说道。

加密货币挖矿生态系统——垂直整合 资料来源：格芯

卓越的性能

我问过Charagulla，能否通过提高ASIC的频率和承担额外的功耗来加快挖矿机进入区块链下一板块的速度。他回复说，为了让挖矿机内部的热流保持最优水平并节省功率，明智的做法是“以最低的功率，按照合理的400-500 MHz频率”运行ASIC。

尽管有些比特币ASIC开始转而采用基于FinFET的工艺，Charagulla建议，最好是采用基于FD-SOI的FDX工艺，让制造成本和功耗保持较低水平，同时保持足够的性能。“可以按照某种频率，同时运行数千个内核，这样仍然能够解决问题。基本来说，内核一般包含多个XOR栅极和16位宽的数据路径，在有限空间内布局。我们相信，22FDX能够满足这一要求。FinFET的优势在于具备千兆赫时钟速度、更宽的总线和位加法逻辑。这种情况（比特币ASIC）下并不存在任何高速I/O，所以，如果您可以优化内核的布局，FD-SOI将可以媲美FinFET，且其成本更低。”

许多客户设计都采用FDX工艺，工作电压仅0.4V。Charagulla表示，“一家客户”正尝试将工作电压降低至0.3 Vdd，以便为挖矿机提供更低功耗的80毫瓦/Gigahash的ASIC，同时“仍然能够高效运行其算法”。背栅偏置和正向偏置可用于满足性能和功率规格要求，他补充说道。

产能限制

Moor Insights的分析师Sag表示，虽然有些“高级”ASIC挖矿机将继续采用领先的FinFET工艺，其他挖矿机可能改变方式。“FinFETs在价格更加高昂的节点上能提供更高的性能，但需要支付更高成本。随着挖矿ASIC开始遵循更小巧的设计规则，晶圆的价格也随之增高。目前，人们希望降低挖矿机的成本，通过薄利多销的方式实现更多利润。最初采用领先的节点时，例如10nm或7nm，其产出并不是最高。采用领先节点时，其成本相对更高。”

此外，挖矿芯片设计公司在“争夺晶圆厂的产能，这是让成本走高的另一个原因”，Sag表示。

格芯位于马耳他、纽约的晶圆厂采用基于FinFETs的14nm和即将推出的7nm工艺几乎满负荷运行，Sag表示，挖矿公司都将德累斯顿提供的22FDX产能视作契机。此外，由于超过6家挖矿机设备制造商都位于中国，Sag表示“22FDX可能很快会在中国投入使用。”

Sag表示“在为正确的客户选择正确的工艺方面，格芯表现出色，这对他们而言非常重要。并非每个芯片都需要数十亿个FinFET晶体管。就价格敏感性以及高能效需求而言，22FDX具有重要意义。”

Moor Insights白皮书中指出“格芯的FDX路线图将于2019年和2020年实现扩展，涵盖12nm FDX，其功耗更低，性能更高，且更加节省成本。我们相信，这种工艺的扩展将让挖矿机大幅受益。芯片的制造成本对于最终能否成功越来越重要，尤其是当比特币和其他加密货币挖矿ASIC公司开始以尽可能加大产量为目标的时候。”

Charagulla表示，德累斯顿工厂提供的产能正不断吸引新挖矿机公司采用22FDX。“马耳他晶圆厂几乎已达到全部产能，德累斯顿晶圆厂显然是面向22FDX，随后将是12FDX。在毫米波射频领域，我们面向基站、移动手持设备和毫米波雷达的设计正不断取胜。对于挖矿机ASIC，FDX能够提供附加价值，因此，更多的新客户会选择格芯。”

关于作者

Dave Lammers是固态技术特约撰稿人，也是格芯的Foundry Files的特约博客作者。他于20世界80年代早期在美联社东京分社工作期间开始撰写关于半导体行业的文章，彼时该行业正经历快速发展。他于1985年加入E.E. Times，定居东京，在之后的14年内，足迹遍及日本、韩国和台湾。1998年，Dave与他的妻子Mieko以及4个孩子移居奥斯丁，为E.E Times开设德克萨斯办事处。Dave毕业于美国圣母大学，获得密苏里大学新闻学院新闻学硕士学位。