von: Dave Lammers

Ein paar Nanometer sind in der heutigen Halbleiterindustrie von großer Bedeutung. Früher boten die Gießereien einen halben Knoten an, indem sie ein "Litho-Shrink" durchführten, ohne viele Änderungen, außer dem Verschieben der Maske und der Stepper-Konfiguration.

GLOBALFOUNDRIES Wechsel zu einem 12LP-Prozess ist genau das Gegenteil. Es wird dasselbe Patterning wie bei der immer noch starken 14LPP-Plattform verwendet, jedoch mit vielen subtilen Änderungen am Prozess und der Standardzellenbibliothek, um Verbesserungen bei Leistung, Stromverbrauch und Fläche (PPA) zu erzielen. Erstmals im September 2017 mit öffentlicher Unterstützung von Advanced Micro Devices (AMD) angekündigt, wurden die Details der Prozessänderungen in einer Präsentation auf dem 2018 Symposium on VLSI Technology, das Ende Juni in Honolulu stattfand, bekannt gegeben.

Auf der Geschäftsseite hat GF Automobil- und RF/Analog-Module vorbereitet, um diese Märkte mit seinem 12LP-Angebot besser zu unterstützen. Das 12LP-Verfahren erhielt im vergangenen Herbst einen großen Auftrieb, als AMD ankündigte, wichtige Produktlinien schnell auf das 12LP-Verfahren umzustellen. Dann begann ein Kunde aus der Mobilbranche, 12LP für seine Anwendungsprozessoren einzusetzen.

Erin Lavigne, stellvertretender Direktor für das Management der führenden FinFET-Angebote bei GF, sagte: "Das meiste Kundeninteresse gilt künftig 12LP." Kunden, die neue ICs entwerfen, setzen auf die höhere Transistordichte, den Energie- und Leistungszuwachs und die Kosteneinsparungen, die sich aus den kleineren Chipgrößen ergeben.

Da der Werkzeugsatz praktisch derselbe ist, kann der Fertigungskorridor entweder für die 14LPP- oder die 12LP-Produktion "flexibel" gestaltet werden. "Unsere Kapazität ist fungibel", sagte Lavigne. "AMD ist zwar ein strategischer Schlüsselkunde von uns, aber Fab 8 ist nicht nur mit AMD ausgelastet. Wir können alle unsere Kunden unterstützen und gleichzeitig den Bedarf von AMD abdecken. Neben unseren beiden Hauptkunden ist die Pipeline mit schnellen Nachfolgern in den Segmenten Consumer, KI, Automotive und Industrie explodiert", so Lavigne.

Hsien-Ching Lo, stellvertretender Direktor für Technologieentwicklung bei GF, sagte, dass GF in einem wichtigen Bereich - dem Back End of the Line (BEOL) - einen anderen Ansatz als die Wettbewerber von foundry gewählt hat. Während andere Foundries den M2-Pitch verkleinert haben, um die Die-Größe zu reduzieren, verwendet der GF 12LP den gleichen 64nm M2-Pitch wie sein 14LPP-Prozess. Diese Strategie ermöglicht es den Kunden, Leistung, Stromverbrauch und Fläche (PPA) zu verbessern und gleichzeitig die Nacharbeit am Design zu minimieren.

Diese Aussage wurde auf der VLSI-Konferenz in Hawaii bestätigt. In einer Präsentation des 11LP-Prozesses von Samsung ( Foundry ) wurde die Möglichkeit beschrieben, entweder eine 9T- oder eine 6,75-Track-Bibliothek zu verwenden. Die 6,75T-Bibliothek erfordert jedoch eine M2-Teilung von 48 nm, verglichen mit der M2-Teilung von 64 nm des 14-nm-Prozesses. TSMC hat einen ähnlichen Weg eingeschlagen und die M2-Teilung für sein 12-nm-Angebot geändert, das ein Nachfolger seines 16-nm-Prozesses ist.

Lo sagte, dass der Wechsel zu einer anderen M2-Teilung eine Änderung der Design-Regeln darstellt, die viel mehr Design-Nacharbeit erfordert als die Strategie von GF, seine 7,5-Spur-Bibliothek mit der gleichen M2-Teilung zu unterstützen. "Es ist für unsere Kunden viel einfacher, von 14 auf 12 zu migrieren. Sie können einen Leistungs- und Flächenvorteil mit einer sehr kleinen Design-Migration erzielen", sagte er.

Während GF weiterhin die 14LPP 9T-Bibliothek für 12LP-Designs unterstützt, bietet die 7,5-Spur-Bibliothek laut Lavigne "das beste Preis-Leistungs-Verhältnis", sowohl was die Reduzierung der Chipgröße als auch die höhere Leistung betrifft. "Für die Kunden bedeutet die Verwendung dieser Bibliothek ein gewisses Redesign. Sie können selbst entscheiden, wie viel Redesign sie vornehmen wollen, um die Plattform zu erweitern.

Im Vergleich zum GF 14LPP-Prozess bietet der 12LP mit Leistungselementen eine 15 Prozent schnellere Ringoszillator-AC-Leistung, 16 Prozent weniger Gesamtleistung für den 12LP (mit der 7,5T-Standardzellenbibliothek) bei gleicher Geschwindigkeit und eine Skalierung des Logikbereichs um 12 Prozent. Insbesondere profitieren die 12LP-SRAMs von einer 30-prozentigen Reduzierung der Leckage bei gleichem Lesestrom.

Lo beschrieb auf dem VLSI-Symposium die fünf Prozesselementänderungen im 12LP-Prozess.

Das Rippenprofil wurde durch eine höhere, dünnere Rippe verbessert, wodurch der Treiberstrom und die Kontrolle über kurze Kanäle verbessert wurden. Außerdem wurde die Oberflächenrauhigkeit der Rippen verringert, was zu einer Erhöhung der Ladungsträgerbeweglichkeit um 6 Prozent für den NFET und 9 Prozent für den PFET führte.

Um die PFET-Leistung zu verbessern, ohne die Leckage zu erhöhen, wurde das Source-/Drain-Hohlraumprofil geändert und von einem schalenförmigen Hohlraum im 14LPP-Prozess zu einem tieferen Hohlraum im 12LP-Prozess übergegangen. Der vergrößerte Hohlraum ist erforderlich, um die Belastung des Kanals zu verbessern und mehr eingebettetes Silizium-Germanium (eSiGe) zu liefern, ohne dass dies zu einer höheren Leckage führt.

Drittens wurde das eSiGe optimiert, um die Musterladeeffekte zu verbessern, mit einer Verbesserung von 4 Prozent gegenüber den 40-Flossen-Bauelementen und einer Verbesserung von 5 Prozent gegenüber den Single Diffusion Break (SDB)-Bauelementen.

Viertens wurde die NFET-Dotierungsdichte erhöht. Durch die Optimierung des Silizium-Phosphor-Epitaxieprozesses konnte der Source-Drain-Widerstand um etwa 6 Prozent verbessert werden, so Lo.

Der Kontaktwiderstand ist ein wichtiges Kriterium bei der Entwicklung von Spitzentechnologie. Das Advanced Technology Development Team von GF hat zwei Optimierungen vorgenommen, um den Kontaktwiderstand zu reduzieren. Das Grabenkontaktprofil wurde durch Vergrösserung der unteren Kontaktfläche verbessert. "Wir wollten die Kontaktfläche und die untere CD (kritische Abmessung) vergrössern, jedoch ohne einen Nachteil in Bezug auf den TDDB (zeitabhängiger dielektrischer Durchbruch). Normalerweise wird bei einer Vergrößerung des Kontaktquerschnitts der Abstand zwischen Kontakt und Polysilizium-Gate kleiner. Dann kann man eine Verschlechterung des dielektrischen Durchbruchs feststellen", sagte Lo in einem Interview auf dem VLSI-Symposium.

Auch das Dotierungsprofil unter dem Grabenkontakt wurde optimiert, um die Höhe der Kontaktbarriere zu verringern. Und der Silizid-Widerstand wurde durch "eine gewisse Schnittstellentechnik" verbessert, sagte er.

Oberflächlich betrachtet scheint der Wechsel von 14nm auf 12nm keine große Sache zu sein. Aber wenn man an der Oberfläche kratzt, steckt eine Menge Entwicklungsarbeit dahinter, um eine überzeugende Technologie zu liefern.

Über den Autor

Dave Lammers

Dave Lammers schreibt für Solid State Technology und ist Blogger für die Foundry Files von GF. Dave Lammers begann über die Halbleiterindustrie zu schreiben, als er Anfang der 1980er Jahre im Tokioter Büro von Associated Press arbeitete, einer Zeit des schnellen Wachstums der Branche. 1985 wechselte er zur E.E. Times, für die er in den folgenden 14 Jahren von Tokio aus über Japan, Korea und Taiwan berichtete. Im Jahr 1998 zogen Dave, seine Frau Mieko und ihre vier Kinder nach Austin, um ein texanisches Büro für die E.E. Times einzurichten. Als Absolvent der University of Notre Dame erwarb Dave einen Master-Abschluss in Journalismus an der University of Missouri School of Journalism.

von: Fischer Zhu

Anmerkung der Redaktion: Dieser Artikel wurde zuvor in EET Chinaveröffentlicht.

Im Chinesischen ist die Verwendung des Wortes "Kochhitze" nicht auf die Küche beschränkt; es kann auch zur Beschreibung des Charakters und der Reife einer Person verwendet werden.

Dies gilt auch für die Halbleiterindustrie.

Obwohl ein winziger Chip recht einfach aussieht, stecken in ihm viele wissenschaftliche Erkenntnisse. Nur wer die Herstellungsprozesse und Anwendungsprinzipien wirklich versteht, weiß, wie schwierig es ist, einen Chip zu produzieren, und kann die Schönheit schätzen, die hinter der Aufmerksamkeit für kleine Details steckt.

Waferherstellung und die Autos der Zukunft

Dank des unaufhaltsamen Fortschritts in der Halbleitertechnologie werden viele unglaubliche Funktionen für Automobile entwickelt, die Halbleitertechnologie beinhalten; zum Beispiel ebnen fortschrittliche Fahrerassistenzsysteme (ADAS) derzeit den Weg für selbstfahrende Autos.

Im Allgemeinen wird erwartet, dass der Halbleitermarkt für Autoanwendungen bis 2023 mit einer durchschnittlichen jährlichen Wachstumsrate von 7 % wächst und der Marktwert von 35,0 Mrd. $ auf 54,0 Mrd. $ steigt. Dank der Impulse, die von ADAS/Self-Driving/Infotainment (IVI)/Elektrofahrzeug-Antriebsstrang/Sicherheitsanwendungen ausgehen, wird der Wert der Halbleiterchips in jedem Auto voraussichtlich von 375 US-Dollar im Jahr 2017 auf 613 US-Dollar im Jahr 2025 steigen. Während dieses Zeitraums wird der Wert der ADAS-Anwendungen mit einer geschätzten CAGR von 19 % voraussichtlich stark ansteigen.

Trotzdem ist den meisten Menschen die immer engere Verbindung zwischen Automobilelektronik und Halbleiter-Gießereien nicht bewusst.

IP, Prozesstechnologie und Service sind entscheidend

Für das Autoelektronikgeschäft von GF ist das AutoPro™-Servicepaket ein entscheidendes Element. Dieses Servicepaket bietet Erfahrung, Qualität und Zuverlässigkeit für alle Automobiltechnologien von GF. So kann das Servicepaket die strengen Qualitäts- und Zuverlässigkeitsanforderungen der Automobilindustrie erfüllen und den Automobilherstellern helfen, die Leistung von Halbleitern zu nutzen, um in das neue Zeitalter des "Smart Internet" einzutreten.

Die Bedeutung des AutoPro-Servicepakets liegt darin, dass es allen GF-Fabriken weltweit, einschließlich Dresden, Malta, New York, Singapur und Chengdu, China, ermöglicht, modularisierte Plattformen bereitzustellen, die die Auto-Spezifikationszertifizierung für verschiedene Arten von Automobilkunden bestanden haben, unabhängig davon, welche Prozesse sie ausgewählt haben (z. B. die Mainstream-Prozesse 180nm, 130nm, 55nm und 40nm in Singapur, die 14LPP/12LP/7LP FinFET-Technologie in Malta oder die 22nm FD-SOI-Technologie in Dresden).

Es überrascht nicht, dass die Automobilhersteller noch höhere Anforderungen an Qualität und Zuverlässigkeit stellen als Kunden auf anderen Märkten. Aus diesem Grund ist eine IATF16949-Zertifizierung von großer Bedeutung.

Die IATF16949-Zertifizierung gibt die Gewissheit, dass der gesamte Produktionsprozess in einem kontrollierbaren, rückverfolgbaren Zustand gehalten wird. Sie garantiert auch, dass die Produktions-, Test- und Screening-Prozesse von Auto-ICs fehlerfrei sind, und ist daher ein wichtiger Indikator für Kunden aus der Automobilindustrie.

Das Werk 1 von GF in Dresden wurde vor kurzem fertiggestellt und erhielt seine erste IATF16949/ISO9001-Zertifizierung. Diese bescheinigt, dass das Qualitätsmanagementsystem des Werks den Anforderungen der Automobilproduktion entspricht, und dass Kunden aus der Automobilbranche IC-Produkte von GF beziehen können.

Auswahl des richtigen Verfahrens für verschiedene Anwendungen

Im Gegensatz zu anderen Foundries ist GF sowohl im FD-SOI- als auch im FinFET-Bereich tätig. Der 22FDX® von GF, der Teil des AEC-Q100-Automobilstandards ist, hat bereits die Zertifizierung erhalten und kann die strengen Qualitäts- und Leistungsanforderungen des Automobilmarktes erfüllen.

Wir haben immer wieder festgestellt, dass die Kosten und die Komplexität des Maskenprozesses bei der Herstellung von 22FDX deutlich niedriger sind als beim 14-nm-FinFET-Prozess, und der FinFET-Prozess kann auch nicht ohne Weiteres die für RF-Bauteile erforderliche Body-Bias erreichen. Folglich bietet FD-SOI durch die Erzielung von Echtzeit-Kompromissen zwischen Stromverbrauch, Leistung und Kosten eine ideale Technologie für neue eingebettete Systeme mit Verknüpfungsmöglichkeiten. Das Internet der Dinge (IoT), 5G und ADAS sind die am besten geeigneten Märkte für die FD-SOI-Technologie. Im Gegensatz dazu ist eine fortschrittliche CMOS-Technologie wie FinFET für Chips geeignet, die eine maximale Verarbeitungsleistung bieten sollen.

Wie wählt man das geeignete Verfahren für verschiedene Anwendungen aus?

GF hat sich immer darauf konzentriert, enge Beziehungen zu seinen Kunden zu pflegen und deren Produktanforderungen genau zu verstehen. Wenn ein Kunde einen leistungsstarken Prozessorchip herstellen möchte, empfiehlt GF das FinFET-Verfahren; wenn er nur einen Radarempfänger herstellen möchte, ist das Si-Ge-Verfahren ausreichend; und wenn er ein hochauflösendes Radar herstellen möchte, ist das 22FDX-Verfahren am besten geeignet. Bei der Erarbeitung von Lösungen unterstützt GF seine Kunden auch mit PPA-Analyseberichten für die verschiedenen Verfahren, um die richtige Wahl zu treffen.

Die HF-Einheit aktueller 77-86-GHz-Mittel-/Langstrecken-Automobilradargeräte basiert in der Regel auf dem Si-Ge-Verfahren und die digitale Einheit auf dem 180-nm- und 130-nm-CMOS-Verfahren, so dass die Verarbeitungsleistung des Chips insgesamt gering ist. Im Vergleich dazu bietet die 22FDX-Technologie von GF eine herausragende Millimeterwellen-Leistung und digitale Dichte, so dass Radarsensoren auf der Basis von 22FDX eine noch höhere Auflösung und geringere Latenzzeiten bieten und gleichzeitig extrem niedrige Gesamtsystemkosten gewährleisten können. Wir haben gesehen, dass Kunden schnell Radarbildgebungs-Chipsätze auf der Grundlage der 22FDX-Technologie eingeführt haben. Diese Chipsätze können Objekte bis zu einer Reichweite von 300 m erkennen und bieten ein breites Sichtfeld mit extrem hoher Auflösung.

Kunden haben die Mainstream-CMOS-Prozesstechnologie von GF für die Entwicklung von 77-GHz-Radarmodulen mit kurzer/mittlerer Reichweite eingesetzt. Diese Module integrieren Mikrocontroller, digitale Signalprozessoren, SRAM, Flash und unterstützende Komponenten auf einzelnen Leiterplatten und können als Ersatz für große Radararrays eingesetzt werden.

Natürlich ist das Radar nur eine Möglichkeit, wie Halbleiter in Autos eingesetzt werden. Die Steuerung des Antriebsstrangs ist eine andere Möglichkeit. Auf der jüngsten Embedded World-Konferenz stellte Silicon Mobility seine Field Programmable Control Unit (FPCU) vor, die zur Steuerung von Elektro- und Hybridantrieben verwendet werden kann.

Dieses Element wurde unter Verwendung der 55LPx-Technologie von GF entwickelt, kann Informationen von Sensoren und Aktoren in Echtzeit verarbeiten und steuern und kann mit einer Standard-CPU auf einem einzigen Chip verbunden werden (entspricht den Sicherheitsstandards ISO 26262 ASIL-D).

Ein Rahmenwerk, das auf dieser FPCU basiert, bietet mehr Funktionalität, Flexibilität und Sicherheit und kann die Fähigkeit und Leistung der Antriebsstrangsteuerung in Elektro- und Hybridfahrzeugen verbessern. Durch den Einsatz von Hardware, nicht von Software, zur schnellen Implementierung komplexer Algorithmen zur Antriebsstrangsteuerung kann dieser Rahmen Energie sparen und die Lebensdauer der Batterie verlängern. Laut Silicon Mobility kann die FPCU die Reichweite von Elektro- und Hybridfahrzeugen um 32 % erhöhen.

Derzeit machen MCUs für Klimaanlagen-, Motor- und Ölsystemsteuerung, Kurz-/Mittel-/Langstreckenradar, ICs für das Stromversorgungsmanagement von Elektro-/Hybridautos und Hochleistungsprozessoren für ADAS-/Selbstfahrsysteme den größten Anteil an den Anwendungsservices von GF automotive electronics aus. Unseren eigenen Beobachtungen zufolge suchen chinesische Automobilkunden eher nach Chips für die Verarbeitung visueller Daten und für selbstfahrende Autos, während die wichtigsten Anwendungen auf dem europäischen Markt aus Mikrocontrollern, Sensoren, Kameras und Lidar bestehen und amerikanische Kunden auf Lösungen für Lidar und selbstfahrende Autos abzielen.

China ist ein sehr interessanter Markt, und etwa 30 % der Halbleiteranbieter auf dem internationalen Markt kommen aus China. Allerdings beziehen viele Tier-1-Automobilhersteller in China nach wie vor Standard-Radar- und Prozessorchips von grossen Automobilzulieferern - das ist der aktuelle Stand der Dinge. Dennoch sieht GF in den verschiedenen innovativen Lösungen, die in China entstanden sind, ein grosses Potenzial. Neben der Bereitstellung integrierter IP-Lösungen wie MIPI-Schnittstelle und Can-Bus umfasst unsere Strategie auch ein Design-Center in China, um Kunden dabei zu helfen, die GF-Plattformen noch besser zu nutzen.

Über den Autor

Fischer Zhu

Herr Zhu verfügt über mehr als 15 Jahre reiche Erfahrung in der Halbleiterindustrie. Er hatte verschiedene Positionen in einigen führenden Unternehmen inne, u. a. in den Bereichen Forschung und Entwicklung, Systemdesign, Software- und Produktmanagement und Marketing. Derzeit ist er Marketingdirektor für China bei GlobalFoundries, zuvor arbeitete er bei STMicroelectronics, Freescale und Synaptics.

Herr Zhu hat einen Bachelor- und einen Master-Abschluss in Elektrotechnik der Shanghai Jiao Tong University.

von: Gary Dagastine

Schätzungen zufolge bemühen sich derzeit weltweit mehr als 260 Start-ups und etablierte Unternehmen um die Entwicklung, Qualifizierung und Markteinführung von Chips und Technologien für neue ADAS- (Advanced Driver-Assistance Systems) und autonome Fahranwendungen.

Dementsprechend erhöhen Risikokapitalgeber, Technologieunternehmen, Automobilhersteller, Tier-1-Automobilzulieferer und andere ihre Investitionen in diesem Bereich drastisch. Nach Angaben des Marktforschungsunternehmens CB Insights stiegen allein die Risikokapitalinvestitionen in die Automobilbranche und andere KI-basierte Anwendungen im vergangenen Jahr auf rund 1,6 Milliarden US-Dollar, gegenüber 1,3 Milliarden US-Dollar im Jahr 2016 und 820 Millionen US-Dollar im Jahr 2015.

Darüber hinaus finden diese Aktivitäten weltweit statt. Zu den bemerkenswerten jüngsten Ankündigungen gehörte die Nachricht, dass das in Shenzhen, China, ansässige selbstfahrende Start-up-Unternehmen Roadstar.ai 128 Mio. USD in einer Serie-A-Finanzierung erhalten hat. Dies ist Berichten zufolge die bisher größte Einzelinvestition in ein chinesisches Unternehmen für autonomes Fahren und stellt die Anfang des Jahres von einem anderen Start-up-Unternehmen für autonomes Fahren, Pony.ai aus Guangzhou, angekündigte Finanzierung in Höhe von 112 Mio. USD in den Schatten.

Warum wächst das Interesse an diesem Bereich so stark? Auf der Verbraucherebene schätzen viele Autofahrer ADAS-Funktionen wie Kollisionsvermeidung, Toter-Winkel-Warner, adaptiver Tempomat usw., und da die Autohersteller ihre Kunden zufriedenstellen wollen, arbeiten sie daran, diese Systeme immer ausgefeilter und in Fahrzeugen aller Preisklassen verfügbar zu machen.

Auf gesellschaftlicher Ebene haben Fahrerassistenzsysteme und selbstfahrende Autos viel mehr zu bieten. So sterben in den USA jährlich etwa 40.000 Menschen bei Kraftfahrzeugunfällen , weltweit sind es über eine Million, und weitere 20-50 Millionen Menschen werden verletzt oder behindert. Fahrzeuge mit größeren autonomen Fähigkeiten haben das Potenzial, diese Zahlen deutlich zu senken.

Sie eröffnen auch völlig neue Geschäftsmöglichkeiten, wie etwa selbstfahrende Taxis.

Ein Gehirn auf Rädern

Die normsetzende Organisation SAE International hat ein fünfstufiges Klassifizierungssystem zur Beschreibung des Automatisierungsgrads von Fahrzeugen eingeführt, das von Stufe 1 (das System gibt Warnungen aus, aber der Fahrer steuert das Fahrzeug) bis Stufe 5 (vollständig autonomer Betrieb ohne menschliches Eingreifen) reicht.

Auf dem Weg zu Level 5 werden Sensoren wie Kameras, Lidar und Radar eine Flut von Daten erzeugen, die in Echtzeit verarbeitet, integriert und übertragen werden müssen, damit hochentwickelte, auf tiefen neuronalen Netzen basierende Algorithmen des maschinellen Lernens sie nutzen können, um Objekte in der Umgebung zu erkennen, ihre Aktionen vorherzusagen, mit anderen Fahrzeugen zu kommunizieren und Entscheidungen zur Fahrzeugsteuerung zu treffen.

Einige argumentieren, dass dies am besten mit einer dezentralisierten Netzwerkarchitektur im Fahrzeug erreicht werden kann, da es sich dabei um eine Weiterentwicklung bestehender ADAS-Systeme handelt und daher die geringsten Auswirkungen auf das Design von Kfz-Computersystemen hätte. Sie würde auch den Einsatz spezialisierter Prozessoren ermöglichen und die schrittweise Einführung neuer Funktionen erlauben.

Laut Mark Granger, GLOBALFOUNDRIES Vice President of Automotive, liegen die Probleme bei diesem Ansatz darin, dass lokale Prozessoren und eine begrenzte Netzwerkbandbreite zwar für Level 2 (teilweiser oder "hands off"-Betrieb) oder vielleicht Level 3 (bedingter oder "feet off"-Betrieb) ausreichen, aber nicht in der Lage sind, die riesigen Datenmengen in Echtzeit zu verarbeiten, die von KI-basierten maschinellen Lernalgorithmen benötigt werden, um einen wirklich autonomen Betrieb zu ermöglichen.

"Dezentrale Architekturen können bis zu 5 TOPs (Billionen Operationen pro Sekunde) und etwa 10 Mbits/s an Bandbreite im Fahrzeug bereitstellen", sagte er. "Um jedoch auf den Stufen 3-5 zu arbeiten, ist eine zentralisierte Netzwerkarchitektur mit leistungsstarken, effizienten Prozessoren erforderlich, die 50-100 TOPs und fahrzeuginterne Datenraten von 100 Gbits/s bereitstellen. Zum Vergleich: Im Jahr 2000 konnte der leistungsstärkste Supercomputer der Welt nur 1 TOPs verarbeiten. Autonome Fahrzeuge müssen also wirklich Gehirne auf Rädern sein, und eine zentralisierte Architektur ist der beste Weg, dies zu erreichen."

Bisher waren die Halbleitertechnologien, die im Mittelpunkt der Entwicklung von ADAS/autonomen Systemen stehen, Grafikprozessoren (GPUs) und Mikroprozessoren (CPUs). Da sich die Entwickler jedoch in Richtung Level-5-Automatisierung bewegen, wird die Verbreitung dieser Chips in Automobilsystemen zunehmend problematisch, da sie zwar leistungsstark, aber auch stromhungrig sind.

"Selbstfahrende Autos stecken noch in den Kinderschuhen, und wenn nicht etwas unternommen wird, um den Stromverbrauch der Prozessoren in ihren KI-basierten Systemen zu senken, werden sie vielleicht nie erwachsen werden", so Granger. "Die Chips, die die heutigen Versionen von selbstfahrenden Autos antreiben, benötigen im Wesentlichen Racks mit Chips der Serverklasse, die vielleicht 7.000 bis 10.000 Watt Strom verbrauchen. Für Entwicklungs- und Testzwecke ist das in Ordnung, aber für kommerzielle Produkte ist es unpraktisch. Außerdem muss man die Herausforderungen und Kosten der Kühlung berücksichtigen, und die Chips sind relativ groß. Jeder hat das Ziel, das Energiebudget für eine bestimmte Funktion so niedrig wie möglich zu halten.

Einstieg in die ASICs von GF

ASICs (anwendungsspezifische integrierte Schaltkreise), die speziell für die Anforderungen von Automobilsystemen entwickelt wurden, können nicht nur leistungsstark und extrem energieeffizient sein, sondern ermöglichen es einem Automobilkunden auch, sich von der Masse abzuheben. Sie bieten Designflexibilität und ermöglichen Designs, die viel leistungsfähiger sind als aktuelle GPUs.

Große CPU-Cluster und Hunderttausende von Multiplikations- und Akkumulationsschaltungen (MAC) auf jedem Chip erfüllen die hohen Rechenanforderungen von KI-Algorithmen, während Gigabits an eingebettetem SRAM und Gigabytes an Off-Chip-DRAM-Schnittstellen die hungrige Rechenmaschine speisen.

GF bietet 14-nm- und 7-nm-FinFET-ASIC-System-on-Chip (SoC)-Bausteine an, die im Vergleich zu GPUs und konkurrierenden ASIC-Technologien eine optimale Kombination aus Leistung, Größe und Energieeffizienz bieten und gleichzeitig Qualitätsstandards im Automobilbereich wie den funktionalen Sicherheitsstandard ISO26262 erfüllen.

Mit denFX-14™ ASICs können Benutzer eine Reihe von 64-Bit- und 32-Bit-ARM®-Cores für das Systemdesign nutzen, zusammen mit einem 56-Gbps-Hochgeschwindigkeits-SERDES (HSS), einem eingebetteten TCAM-Speicher, der Milliarden von Suchvorgängen pro Sekunde durchführen kann, einem dichte- und leistungsoptimierten eingebetteten SRAM und 2,5D-Gehäuseoptionen, die die Anwendungsflexibilität maximieren.

FX-7™ ASICs erweitern das Angebot mit bis zu 112G HSS, dem dichtesten On-Chip-SRAM und einer großen Anzahl von Off-Chip-DRAM-Schnittstellen (LPDDR, GDDR, HBM), einschließlich 2,5/3D-Gehäuseoptionen, die die Anwendungsflexibilität maximieren.

Die ASICs von GF unterscheiden sich von denen anderer Anbieter nicht nur durch ihre Fähigkeiten, sondern auch durch ihren Stammbaum. Die Übernahme von IBM Microelectronics im Jahr 2015 brachte GF eines der branchenweit führenden ASIC-Entwicklungsteams mit mehr als 1.000 Entwicklungsingenieuren auf der ganzen Welt und einer Historie von rund 2.000 abgeschlossenen ASIC-Designs für Anwendungen von High-End-Servern für kritische Unternehmensnetzwerke bis hin zu kostengünstigen Spieleplattformen ein.

"Unser ASIC-Team hat sich bei einer Reihe von Produkten bewährt, die von hochkomplexer Elektronik für Server und die Luft- und Raumfahrt bis hin zu leistungsstarken, kostengünstigen Anwendungen reichen, die alle führenden Spieleplattformen abdecken", so Igor Arsovski, Chief Technical Officer der ASIC-Sparte von GF und GF Fellow.

"Im Gegensatz zu anderen Designhäusern bieten wir eine breite Palette von IP an, die systematisch und ausgiebig zwischen Modell und Hardware korreliert und HTOL-gestresst wurde, um sowohl die Zykluszeit vom Design bis zum Tapeout zu reduzieren als auch die Erfolgsrate beim ersten richtigen Design zu verbessern", sagte er. "Diese rigorose Methodik hat dafür gesorgt, dass wir auch nach Dutzenden von Prozessknoten und über 2.000 ASIC-Designs noch nie einen ASIC nicht an unseren Kunden geliefert haben. Im Zusammenhang mit der Automobilindustrie ist auch die Tatsache bemerkenswert, dass unsere ASIC-Designs fortschrittliche In-situ-Testmöglichkeiten beinhalten, die entscheidend sind, da eine hohe Zuverlässigkeit eine Voraussetzung für die Automobilindustrie ist."

Arsovski wies auch darauf hin, dass viele Kunden von GF unterschiedliche Anforderungen an den Design-Service haben und das Unternehmen daher eine breite Palette von Paketen anbietet, die von einem schlüsselfertigen Service - bei dem der Kunde eine Spezifikation liefert und von GF Unterstützung in den Bereichen Design Center, Packaging und Test erhält - bis hin zu einem vollständig kundenspezifischen Design reicht, bei dem der Kunde GDS liefert und nur die Fertigung wünscht. Die Agilität von GF ermöglicht es dem Unternehmen, Kunden organisch zu unterstützen, wenn ihr Unternehmen und ihre Designfähigkeiten im Bereich der Automobilelektronik wachsen.

Über den Autor

Gary Dagastine

Gary Dagastine ist Autor, der über die Halbleiterindustrie für EE Times, Electronics Weekly und viele spezialisierte Medien berichtet hat. Er ist mitwirkender Redakteur der Zeitschrift Nanochip Fab Solutions und Direktor für Medienbeziehungen für das IEEE International Electron Devices Meeting (IEDM), die weltweit einflussreichste Technologiekonferenz für Halbleiter. Er begann seine Laufbahn in der Branche bei General Electric Co., wo er die Kommunikationsabteilung von GE in den Bereichen Stromversorgung, Analogtechnik und kundenspezifische ICs unterstützte. Gary ist ein Absolvent des Union College in Schenectady, New York,