GLOBALFOUNDRIES kündigt Verfügbarkeit von Embedded MRAM auf führender 22FDX® FD-SOI-Plattform an September 20, 2017Hochentwickelte eingebettete nichtflüchtige Speicherlösung liefert "vernetzte Intelligenz" durch Erweiterung der SoC-Funktionen auf dem 22-nm-Prozessknoten Santa Clara, Kalifornien, 20. September 2017 - GLOBALFOUNDRIES gab heute die Verfügbarkeit seiner skalierbaren, eingebetteten magnetoresistiven nichtflüchtigen Speichertechnologie (eMRAM) auf der 22-nm-FD-SOI-Plattform (22FDX®) des Unternehmens bekannt. Als branchenweit fortschrittlichste eingebettete Speicherlösung bietet der 22FDX eMRAM von GF hohe Leistung und überragende Zuverlässigkeit für ein breites Spektrum von Anwendungen in Steuerungen für Verbraucher und Industrie, Rechenzentren, Internet of Things (IoT) und Automotive. Wie kürzlich demonstriert wurde, kann das 22FDX eMRAM von GF Daten bei 260°C Reflow-Lötung speichern und gleichzeitig eine branchenführende eMRAM-Bitzellengröße beibehalten, die Daten bei 125°C mehr als 10 Jahre lang speichert. Dies ermöglicht den Einsatz der Technologie für allgemeine, industrielle und automobile Mikrocontroller-Einheiten (MCUs). Die Energieeffizienz von FDX™ und eMRAM in Verbindung mit der verfügbaren RF-Konnektivität und mmWave-IP macht 22FDX zu einer idealen Plattform für batteriebetriebene IoT- und autonome Fahrzeugradar-System-on-Chips (SoCs). "Kunden wollen ihre Produktmöglichkeiten erweitern, da immer mehr Anwendungen eine leistungsstarke, nichtflüchtige Speicherlösung erfordern", so Dave Eggleston, Vice President Embedded Memory bei GF. "Wir freuen uns, mit 22FDX eMRAM eine hochzuverlässige Embedded-Speichertechnologie auf den Markt bringen zu können, die Systementwicklern die Möglichkeit bietet, ihre MCUs und SoCs mit mehr Funktionen auszustatten und gleichzeitig die Leistung und Energieeffizienz zu verbessern." Die hohe Zuverlässigkeit und überlegene Skalierbarkeit des eMRAM von GF macht es zu einer kosteneffizienten Option bei fortschrittlichen Prozessknoten für zahlreiche Märkte. Darüber hinaus ermöglicht die Vielseitigkeit des eMRAM von GF eine schnelle Schreibleistung und eine hohe Ausdauer, so dass es sowohl als Codespeicher als auch als Arbeitsspeicher verwendet werden kann. Die Verfügbarkeit des 22FDX eMRAM von GF ist das Ergebnis einer mehrjährigen Partnerschaft mit Everspin Technologies. Im Rahmen dieser Partnerschaft wurden bereits 1-Gb-DDR-MRAM-Chips demonstriert und bemustert sowie 256-Mb-DDR-MRAM-Chips produziert, die exklusiv bei Everspin erhältlich sind. Prozessdesign-Kits für 22FDX eMRAM und RF-Lösungen sind ab sofort erhältlich. Das Prototyping von 22FDX eMRAM auf Multiprojekt-Wafern (MPWs) durch Kunden ist für das erste Quartal 2018 geplant, die Risikoproduktion soll bis Ende 2018 erfolgen. Kundenspezifische eMRAM-Designservices sind ab sofort bei GF und unseren Design-Partnern erhältlich, darunter eMRAM-Makros von 2 bis 32 MB mit einfach zu integrierenden eFlash- und SRAM-Schnittstellenoptionen. Kunden, die mehr über die 22FDX eMRAM-Lösung von GF erfahren möchten, wenden sich bitte an ihren GLOBALFOUNDRIES-Vertriebsmitarbeiter oder besuchen Sie www.globalfoundries.com. ÜBER GF GLOBALFOUNDRIES ist ein führender Full-Service-Halbleiterhersteller foundry und bietet eine einzigartige Kombination aus Design-, Entwicklungs- und Fertigungsdienstleistungen für einige der weltweit führenden Technologieunternehmen. Mit einer globalen Produktionspräsenz, die sich über drei Kontinente erstreckt, ermöglicht GLOBALFOUNDRIES die Technologien und Systeme, die Industrien verändern und Kunden die Möglichkeit geben, ihre Märkte zu gestalten. GLOBALFOUNDRIES ist im Besitz der Mubadala Investment Company. Weitere Informationen finden Sie unter https://www.globalfoundries.com. Kontakte: Erica McGillGF(518) 305-5978[email protected]
GLOBALFOUNDRIES stellt neue 12-nm-FinFET-Technologie für Hochleistungsanwendungen vor September 20, 2017Neue 12LP-Technologie bietet höhere Dichte und Leistung als die aktuelle Generation Plattform bietet Verbesserungen für Automobilelektronik der nächsten Generation und RF/Analog-Anwendungen Santa Clara, Kalifornien, 20. September 2017 - GLOBALFOUNDRIES kündigte heute Pläne zur Einführung eines neuen 12-nm-FinFET-Halbleiterherstellungsprozesses (12LP) an. Die Technologie soll eine höhere Dichte und eine Leistungssteigerung gegenüber der aktuellen 14-nm-FinFET-Generation von GF bieten und die Verarbeitungsanforderungen der anspruchsvollsten rechenintensiven Anwendungen von künstlicher Intelligenz und virtueller Realität bis hin zu High-End-Smartphones und Netzwerkinfrastrukturen erfüllen. Die neue 12LP-Technologie bietet eine 15-prozentige Verbesserung der Schaltkreisdichte und eine mehr als 10-prozentige Verbesserung der Leistung im Vergleich zu den heute auf dem Markt befindlichen 16/14nm FinFET-Lösungen. Damit ist 12LP voll wettbewerbsfähig mit anderen 12-nm-FinFET-Lösungen foundry . Die Technologie nutzt das Know-how von GF in der Fab 8 in Saratoga County, N.Y., wo die 14-nm-FinFET-Plattform seit Anfang 2016 in hoher Stückzahl produziert wird. "Die Welt befindet sich mitten in einem beispiellosen Übergang zu einer Ära der vernetzten Intelligenz", sagte GF-CEO Sanjay Jha. "Diese neue 12LP-Technologie bietet die notwendige Leistungs- und Dichteverbesserung, damit unsere Kunden weiterhin Innovationen auf Systemebene umsetzen können, indem sie Echtzeit-Konnektivität und Edge-Processing für alle Bereiche von High-End-Grafik und Automobilen bis hin zu industriellen Anwendungen bereitstellen. "Wir freuen uns, unsere langjährige Beziehung zu GLOBALFOUNDRIES als führender Kunde für die neue 12LP-Technologie auszubauen", sagte Mark Papermaster, CTO und Senior Vice President of Technology and Engineering bei AMD. "Unsere enge Zusammenarbeit mit GF hat AMD geholfen, 2017 eine Reihe von führenden Hochleistungsprodukten auf den Markt zu bringen, die die 14nm FinFET-Technologie nutzen. Wir planen, 2018 neue Client- und Grafikprodukte auf Basis der 12-nm-Prozesstechnologie von GF einzuführen, um unsere Produkt- und Technologiedynamik zu beschleunigen." Zusätzlich zu den Verbesserungen auf Transistorebene wird die 12LP-Plattform neue marktspezifische Funktionen enthalten, die speziell für Automobilelektronik und RF/Analog-Anwendungen entwickelt wurden - zwei der am schnellsten wachsenden Segmente der Branche. Aufstrebende Automobilanwendungen in den Bereichen Fahrzeugsicherheit und automatisiertes Fahren erfordern eine Kombination aus Rechenleistung und extremer Zuverlässigkeit. Die 12LP-Plattform bietet beides. Die Qualifizierung für Automotive Grade 2 in Fab 8 ist für das vierte Quartal 2017 geplant. Ein neues RF-Angebot erweitert die 12LP-Plattform für RF/analoge Anwendungen, wie z. B. hochwertige Transceiver in drahtlosen Netzwerken unter 6 GHz. 12LP bietet die beste Skalierung sowohl in der Logik als auch im Speicher für HF-Chip-Architekturen mit hauptsächlich digitalem und weniger HF/analogem Inhalt. Die neue 12-nm-FinFET-Technologie von GF ergänzt das bestehende 12-nm-FD-SOI-Angebot, 12FDXTM. Während einige Anwendungen die unübertroffene Leistung von FinFET-Transistoren erfordern, benötigen viele vernetzte Geräte ein hohes Maß an Integration und mehr Flexibilität in Bezug auf Leistung und Stromverbrauch - zu Kosten, die FinFET nicht erreichen kann. 12FDX bietet einen alternativen Weg für die nächste Generation von vernetzten intelligenten Systemen und ermöglicht die Leistung von 10nm FinFET bei besserem Stromverbrauch, niedrigeren Kosten und besserer RF-Integration als die aktuelle Generation foundry FinFET-Angebote. Über GF: GLOBALFOUNDRIES ist ein führender Full-Service-Halbleiterhersteller foundry und bietet eine einzigartige Kombination aus Design-, Entwicklungs- und Fertigungsdienstleistungen für einige der weltweit führenden Technologieunternehmen. Mit einer globalen Produktionspräsenz, die sich über drei Kontinente erstreckt, ermöglicht GLOBALFOUNDRIES die Technologien und Systeme, die Industrien verändern und Kunden die Möglichkeit geben, ihre Märkte zu gestalten. GLOBALFOUNDRIES ist im Besitz der Mubadala Investment Company. Weitere Informationen finden Sie unter https://www.globalfoundries.com. Kontakte: Erica McGillGF(518) 795-4250[email protected]
Synopsys和格芯合作开发用于22FDX®工艺的DesignWare IP September 20, 2017Synopsys, Inc. (Nasdaq: SNPS) gab heute seine Zusammenarbeit mit GLOBALFOUNDRIES (GF) zur Entwicklung von DesignWare® IPbekannt .
Synopsys设计平台获得格芯的22FDX工艺技术认证 September 20, 2017Synopsys, Inc. (Nasdaq: SNPS) gab heute bekannt, dass GLOBALFOUNDRIES (GF) die Synopsys Design Platform für den GF 22nm FD-SOI (22FDX™)-Prozess zertifiziert hat, wodurch Designer optimierte...
Embedded-FPGAs von Menta qualifiziert für GLOBALFOUNDRIES ® Advanced 14nm FinFET und 32nm SOI Prozesstechnologien September 19, 2017Montpellier, Frankreich - 19. September 2017 - Menta gab heute bekannt, dass seine Embedded-FPGA-IP (eFPGA) vollständig für GLOBALFOUNDRIES' (GF) fortschrittliche 14-nm-FinFET- und 32-nm-SOI-Prozesstechnologien qualifiziert ist.
来自Menta的嵌入式FPGA获得格芯先进的14纳米FinFET和32纳米SOI工艺技术认证 September 19, 2017Embedded-FPGAs von Menta qualifiziert für GLOBALFOUNDRIES' ® Advanced 14nm FinFET und 32nm SOI Prozesstechnologien eFPGAs ermöglichen integrierte Programmierbarkeit in SoCs für Anwendungen in den Bereichen Verteidigung, Luft- und Raumfahrt, ADAS, IoT und Rechenzentren
GLOBALFOUNDRIES kündigt erweitertes RF SOI-Prozessdesign-Kit zur Verwendung mit der SiPEX™-Designlösung von CWS an 18. September 2017Erweitertes PDK enthält ein Design-Produktivitäts-Tool zur weiteren Verbesserung von Hochleistungs-RF-SOI-Schaltern Santa Clara, Kalifornien, 18. September 2017 - GLOBALFOUNDRIES gab heute die Verfügbarkeit einer neuen Reihe von verbesserten RF SOI-Prozessdesignkits (PDKs) bekannt, die Entwicklern helfen, ihre Designs von RF-Schaltern zu verbessern und differenzierte RF-Frontend-Lösungen für eine Vielzahl von Märkten zu liefern, darunter Frontend-Module für mobile Geräte, mmWave, 5G und andere Hochfrequenzanwendungen. Die fortschrittliche RF-Technologieplattform 7SW SOI von GF ist für Multiband-RF-Switching in Smartphones der nächsten Generation optimiert und bereit, Innovationen bei Internet-of-Things-Anwendungen (IoT) voranzutreiben. Das 7SW SOI PDK von GF wurde für die Verwendung mit dem Simulationstool SiPEX™ von Coupling Wave Solutions (CWS) entwickelt und ermöglicht Entwicklern die Integration von HF-Schaltern mit anderen kritischen HF-Blöcken, die für das Design komplexer elektronischer Systeme für zukünftige HF-Kommunikationschips unerlässlich sind. Diese neue Funktion ermöglicht es Entwicklern, die Ergebnisse von HF-Simulationen zu verbessern, indem sie einen hochresistiven parasitären Effekt des Substrats für das gesamte Design simulieren. "GF ist branchenweit führend in der RFSOI-Technologie, und wir sind bestrebt, unseren Kunden Lösungen für die Designproduktivität unserer RF-Prozesse zu bieten", so Bami Bastani, Senior Vice President of RF bei GF. "Das SiPEX™-Tool von CWS bietet unseren Kunden die beste Korrelation zwischen simulierten Ergebnissen und realen Messungen, wodurch das Design-Layout weiter optimiert wird, um Effizienz zu erreichen und differenzierte RF-Frontend-Lösungen zu liefern." "Dies ist eine großartige Nachricht für die RF-Design-Community", sagte Brieuc Turluche, Vorstandsvorsitzender und Chief Executive Officer von CWS. "Die Integration von SiPEX in die RF-SOI-PDKs von GF ist ein wichtiger Meilenstein, um erstmals korrekte, komplexe und optimierte RF-SOI-Designs für leistungsstarke Mobilfunk-, IoT-, 5G- und Wi-Fi-Kommunikationschips zu realisieren. Die RF-SOI-Technologien von GF bieten erhebliche Leistungs-, Integrations- und Flächenvorteile bei Front-End-RF-Lösungen für mobile Geräte und RF-Chips für drahtlose Infrastrukturanwendungen mit hoher Frequenz und Bandbreite. SiPEX von CWS beschleunigt das Design von RF-SOI-Schaltern, indem es die Genauigkeit der Linearitätssimulation verbessert. SiPEX kann auch bei der Entwicklung von rauscharmen Verstärkern (LNA) und Leistungsverstärkern (PA) eingesetzt werden und ermöglicht es den Entwicklern, deren Größe zu reduzieren und damit die Kosten zu senken. SiPEX™ ist in der aktuellen Version des 7SW SOI PDK von GF verfügbar. Weitere Informationen zu den RF-SOI-Lösungen des Unternehmens erhalten Sie von Ihrem GF-Vertriebsmitarbeiter oder unter www.globalfoundries.com. Über CWS CWS ist führend in der Interferenzanalyse auf Systemebene bei komplexen Designs, die HF- und Analogblöcke enthalten. Derzeit bietet CWS zwei Produkte an: WaveIntegrity™ und SiPEX™. WaveIntegrity™ basiert auf einem einzigartigen Ansatz zur Analyse von Oberschwingungen und wird von Chiparchitekten und -designern für die Planung des Chipdesigns verwendet. Es wird auch von Gehäuse- und Leiterplattendesignern verwendet, um die rauschbedingten Designeinschränkungen in die endgültige Chipbetriebsumgebung zu integrieren. SiPEX™, das bereits in den CS18- und H9-SOI-FEM-Prozess-Design-Kits von TowerJazz enthalten ist, verbessert die Linearität von RF-SOI-Designs und modelliert und simuliert präzise kritische RF-Funktionen für 5G- und IoT-Kommunikation. CWS wurde 2005 gegründet und hat Niederlassungen in Paris, Grenoble, Frankreich und San Jose, Kalifornien, USA. Weitere Informationen über das Unternehmen, seine Produkte und Dienstleistungen finden Sie unter www.cwseda.com. Über GF: GLOBALFOUNDRIES ist ein führender Full-Service-Halbleiterhersteller foundry und bietet eine einzigartige Kombination aus Design-, Entwicklungs- und Fertigungsdienstleistungen für einige der weltweit führenden Technologieunternehmen. Mit einer globalen Produktionspräsenz, die sich über drei Kontinente erstreckt, ermöglicht GLOBALFOUNDRIES die Technologien und Systeme, die Industrien verändern und Kunden die Möglichkeit geben, ihre Märkte zu gestalten. GLOBALFOUNDRIES ist im Besitz der Mubadala Investment Company. Weitere Informationen finden Sie unter https://www.globalfoundries.com. Kontakte: Erica McGillGLOBALFOUNDRIES(518) 305-5978[email protected]
网络应用的2.5D到来 August 30, 2017作者: Dave Lammers 面对带宽问题,网络公司正在转向转接板、HBM2 DRAM和先进ASIC技术。 当大网络公司开始开发新一级别的兆兆位路由器时，他们都来到了一个“临界点”，“临界点”概念是由The Linley Group的网络分析师Bob Wheeler提出的。 Cisco, Juniper, Nokia, 以及其他大公司在努力从层叠印制电路板DR DRAM中取得足够带宽的同时, 已经发现了针脚数目爆炸式的增长。 网络客户现已可使用由格芯提供的全新14纳米ASIC (FX-14™) 方案，此方案提供载于硅转接板上的高带宽内存(HBM2)链接。Rambus Inc. 公司(位于森尼维尔) 与格芯工程师合作，将 Rambus PHY 整合至 FX-14 ASIC 平台，提供了令人叹为观止的 每秒2 (Tb/s) 的带宽。 “外置内存无法跟上ASIC缓冲的带宽需求，这是已预见的问题，而这就是本问题的解决办法，” Wheeler 说道。 “人们尝试尽可能地使用通用型 DRAM，但是由于针脚数目的爆发式增长，现在我们正面临着一个临界点。” 通讯类ASIC的市场大概为十亿美元，Wheeler 提到, 而路由器是十分昂贵的系统，足以支持转接板 (2.5D) 方案满足高速数据缓冲的成本。 对于层叠PCB上的DDR型DRAM来说，Wheeler 声称 “ASIC的主要问题来自针脚数。设备的针脚数甚至可高达2000。HBM的魅力在于它具备通用的接口，并且包括在封装内一体化提供，无需寻求额外的接口。” 网络以外的市场? 取决于成本是否可以降低， 2.5D (转接板)方案可用于其他应用例如数据处理、高端图像、自动驾驶车辆、人工智能和其他高带宽类方案，格芯封装研发部、业务技术营运部副总裁 Dave McCann如此说道。 向转接板技术转移在排线密度上带来了巨大的进步。对于层叠PCB方案来说，连接线和线之间的空隙为12微米，可是由于垂直过孔50微米是不可取的，大量的空间被浪费在绕过或避免垂直过孔，通常连线密度无法达到理想值。有了硅转接板的帮助，连接线及空隙可达到逻辑芯片背板的级别，约为0.8微米，格芯技术开发高级经理Walter Kocon说道。 要在PHY和HBM2内存间使用逻辑级别的排线，需要依靠包括了光刻在内的晶元级工具。由于转接板比传统芯片更大，多处区域需被拼接在一起。但是 Kocon声称现下的分档器在刻线切换能力上非常出色，在创造更大转接板的道路上也取得了长足进展。 晶元长的工具比传统层叠制程工具要更昂贵，但是回报也同样巨大-芯片上的I/O可高达约1700个。正如McCann提到的，缩小单段排线的距离可将功耗保持在可控制范围，而这是目前仍在使用的层叠序列接口无法做到的。 全方位应用无死角 “由于晶元制造技术(小于1微米)在转接板中的应用,过孔技术得以实现,0.8微米排线和间隙可以在多个层面得到实现,而从根本上来说,并没有过孔无法应用的死角。对于传统PCB来说,排线必须从ASIC引入再回到DIMM卡上,浪费了能源与时间,”McCann说道。而基于转接板的内连接在数量级上更小，设备间的距离只有数百微米，大量的平行排线密度足以支持多兆兆位级别的带宽。 可是在转接板技术上存在制造难题。 “转接板和ASIC本身的尺寸很大。首先，我们必须创造ASIC和转接板之间的接口。拓展属性的匹配是创造合适接口的关键之一。控制扭曲的设计和集成处理尤为重要。将压力均匀散布于转接板和位于其下的叠层也十分重要，否则接口将存在巨大误差。” McCann 说道。 转接板和ASIC之间十分靠近，而焊锡凸块大约为70微米，在这个前提下，控制扭曲是增加2.5D技术产量的关键因素。 “这意味着产品对于扭曲的容忍性将极为有限，” McCann 说道。被推向一起的焊锡或被向反方向拉扯的焊锡将带来链接上的问题。 “我们要求制造加工保证所有分层都为平面，但我们相信在OSAT合作伙伴的帮助下，我们可以满足这个要求。” McCann 说道。 PHY合作 PHY是另一个技术难题，这个难题已被 Rambus和格芯一同克服。 Frank Ferro是Rambus产品市场部高级主管，他解释说，HBM2 PHY是一个混合信号功能，必须针对每个制程节点进行精确设计。 “我们进行了大量的信道建模，并设计了满足各种要求的PHY。而这些都是通过合作开发完成的。我们对于整个制程进行了许多讨论，以确保设计的稳定。项目伊始，让设计成功实现，就是Rambus的（建模和信号完整性）工具和参与到设计这些PHY的所有工程师的目标。” DDR DRAM支持72数位的带宽，而HBM2支持1024位。1024数位的信号完整性控制极具挑战性，Ferro向格芯工程师们寻求帮助，指望于他们从IBM微电子部门带来的高速信号经验。 当被问及2.5D方案是否将占领整个行业的高速部分，Ferro称这将取决于制造的产量以及HBM2 DRAM的成本减少。 “2.5D 必须经由大批量制造的考验。这是硅技术中极大的一部分，扭曲必须得到控制。” Tad Wilder是格芯技术员工的高级成员, 他声称2兆兆位每秒的带宽“对于单一核心来说是令人叹为观止的。而总共可放置4块HBM2 PHY的芯片，将为ASIC设计者带来前所未有的8兆兆位每秒的带宽，并具备低功耗低延迟DRAM。”他补充道14纳米 HBM PHY “是我们为ASIC生产过最大的核心，其包含15000外置针脚可接至内存控制器、1700外置针脚可接至转接板各层DRAM的基本晶体。” 每一层DRAM都包含一个基础晶体，与ASIC的HBM2 PHY以及另外高达8个不同叠层的基础晶体进行沟通，链接通过数千个垂直硅过孔（TSV）实现。每层HBM DRAM的总内存可高达32GB。为了减少1000个输入输出开关的噪音信号，ASIC HBM2 PHY可以利用8个128数位信号通道的完全独立性，并通过对每个信号通道的相应时序控制调整来实现。 Linley Group分析师 Wheeler见证了HBM2标准建立所带来的趋势。Hynix是最初的发起者，可是 Wheeler说 Samsung已具备自己的HBM2并愈发强势。由于方案的成本大部分来自于HBM2内存，多个HBM2供应商间将展开激烈竞争，提高产量、降低成本并优化性能。 当被问及是否认为2.5D方案将进一步普及，McCann说 “这是本时代一个非常伟大的技术，并能带来巨大的回报。问题是，我们是否能降低成本并提高产量？” 关于作者 Dave Lammers是固态技术特约撰稿人，也是格芯的Foundry Files的特约博客作者。他于20世界80年代早期在美联社东京分社工作期间开始撰写关于半导体行业的文章，彼时该行业正经历快速发展。他于1985年加入E.E. Times，定居东京，在之后的14年内，足迹遍及日本、韩国和台湾。1998年，Dave与他的妻子Mieko以及4个孩子移居奥斯丁，为E.E Times开设德克萨斯办事处。Dave毕业于美国圣母大学，获得密苏里大学新闻学院新闻学硕士学位。
2.5D kommt für Netzwerkanwendungen an August 22, 2017von: Dave Lammers Angesichts von Bandbreitenproblemen setzen Netzwerkunternehmen auf Interposer, HBM2-DRAM und modernste ASIC-Technologie. Als die großen Netzwerkunternehmen mit der Entwicklung einer neuen Klasse von Terabit-Routern begannen, erreichten sie das, was Bob Wheeler, Netzwerkanalyst bei The Linley Group, als "die Bruchstelle" bezeichnet. Diese Unternehmen - Cisco, Juniper, Nokia und andere - hatten beobachtet, wie die Anzahl der Pins auf ihren Router-ASICs "explodierte", während sie daran arbeiteten, genügend Bandbreite aus handelsüblichen DDR-DRAMs zu erhalten, die auf laminierten Leiterplatten montiert waren. Netzwerkkunden können jetzt eine neue 14-nm-ASIC-Lösung(FX-14™) von GLOBALFOUNDRIES® nutzen, die Verbindungen zu High-Bandwidth Memory(HBM2) auf einem Silizium-Interposer bietet. Rambus Inc. (Sunnyvale) und die Ingenieure von GF haben gemeinsam einen Rambus-PHY für die FX-14-ASIC-Plattform entwickelt, der eine beeindruckende Bandbreite von 2 Terabit pro Sekunde (Tb/s) bietet. "Dies ist eine Lösung für ein Problem, das wir kommen sahen, nämlich die Unfähigkeit des externen Speichers, mit den Bandbreitenanforderungen an die Puffer dieser ASICs Schritt zu halten", sagte Wheeler. "Die Leute haben versucht, so lange wie möglich handelsüblichen DRAM zu verwenden, aber aufgrund der explosionsartigen Zunahme der Pin-Anzahl hat das eine Grenze erreicht". Der Markt für Kommunikations-ASICs beläuft sich auf etwa eine Milliarde Dollar, so Wheeler, der darauf hinwies, dass Router teure Systeme sind, die die Kosten für eine Interposer-basierte (2,5D) Lösung tragen können, um die für die Hochgeschwindigkeitspaketpufferung erforderliche Bandbreite zu erhalten. Für den etablierten DRAM-Typ, der auf einer laminierten Leiterplatte läuft, sagte Wheeler: "Das große Problem aus ASIC-Perspektive war die Anzahl der Pins. Man könnte mit Bauteilen mit mehr als 2.000 Pins enden. Das Schöne an HBM ist, dass es eine breite Schnittstelle hat und im Gehäuse bleibt, so dass man nicht auf eine serielle Schnittstelle zurückgreifen muss". Märkte jenseits von Networking? Je nachdem, wie gut die Kosten verbessert werden können, könnten die 2,5D-Lösungen (auf Interposer-Basis) weitere Anwendungen in der Datenverarbeitung, in der High-End-Grafik, in selbstfahrenden Autos, in der künstlichen Intelligenz und in anderen Lösungen mit hohem Bandbreitenbedarf finden, sagte Dave McCann, Vice President of Packaging R&D and Business Technical Operations bei GLOBALFOUNDRIES. Der Wechsel zu einem Interposer bringt eine enorme Verbesserung der Verdrahtungsdichte. Bei Lösungen auf der Basis von Laminat-Leiterplatten lagen die Linien und Abstände bei 12 Mikrometern, aber diese Verdrahtungsdichte wurde oft nicht erreicht, weil die vertikalen 50-Mikrometer-Durchkontaktierungen zwischen den Lagen vermieden oder umgangen werden mussten, was eine enorme Platzverschwendung bedeutete. Bei einem Silizium-Interposer entsprechen die Linien und Abstände im Wesentlichen denen des Back-Ends eines Logikchips, derzeit etwa 0,8 Mikrometer, so Walter Kocon, Senior Manager für Technologieentwicklung bei GF. Die Verwendung einer logikähnlichen Verdrahtung für das Routing zwischen dem PHY und dem HBM2-Speicher auf einem Interposer erfordert den Einsatz von Werkzeugen auf Fertigungsebene, einschließlich Lithografie. Da die Interposer viel größer sind als herkömmliche Chips, müssen mehrere Felder zusammengefügt werden. Kocon sagte jedoch, dass die heutigen Stepper sehr gut in der Lage sind, zwischen den Fadenkreuzen zu wechseln, und dass Fortschritte bei der Entwicklung immer größerer Interposer gemacht werden. Diese Fab-Processing-Tools sind teurer als herkömmliche Laminat-Processing-Tools, aber der Lohn dafür ist eine enorme Anzahl von On-Chip-I/Os (etwa 1.700) zwischen dem PHY und dem HBM2-Speicher. Und wie McCann anmerkte, wird durch die sehr kurzen Leiterbahnen der Stromverbrauch im Vergleich zu den bisher verwendeten seriellen Schnittstellen auf Laminatbasis unter Kontrolle gehalten. Kein Sperrgebiet “With vias enabled by wafer fab technology (<1 micron) in silicon interposers, multiple layers of 0.8-micron lines and spaces can be utilized, because there is essentially no keep out area for the vias. That compares with the conventional PCBs, where routing had to come down from the ASIC and over to the DIMM card, consuming both power and time,” McCann said. With interposer-based interconnect being orders of magnitude smaller, and devices only hundreds of microns apart, the massively parallel routing density supports multi-terabit levels of bandwidth. Aber es gibt Herausforderungen bei der Herstellung von Interposern. "Es handelt sich um große Interposer und große ASICs. Zunächst müssen wir eine Schnittstelle zwischen dem ASIC und dem Interposer schaffen. Abgestimmte Ausdehnungseigenschaften von ASIC und Silizium-Interposer sind ein Schlüssel zu einer spannungsfreien Schnittstelle. Design- und Montageprozesse, die den Verzug kontrollieren, sind entscheidend. Dann ist die Verteilung der Spannung zwischen dem Interposer und dem darunter liegenden Laminat von entscheidender Bedeutung, da an dieser Schnittstelle eine große Diskrepanz besteht", so McCann. Die Kontrolle des Verzugs ist der Schlüssel zu einer guten Ausbeute bei 2,5D-Verbindungen. Der Abstand zwischen dem Interposer und dem ASIC ist sehr eng und die Bump-Höhe beträgt etwa 70 Mikrometer. "Das bedeutet, dass es sehr wenig Toleranz für Verzug gibt", so McCann. Lötmittel, die zusammengeschoben oder in die entgegengesetzte Richtung gezogen werden, verursachen Verbindungsprobleme. "Wir brauchen Fertigungsprozesse, die all diese Oberflächen flach halten, und wir sind überzeugt, dass wir das zusammen mit unseren OSAT-Partnern schaffen können", so McCann. PHY Zusammenarbeit Der PHY war eine weitere technische Herausforderung, die Rambus gemeinsam mit GF in Angriff nahm. Frank Ferro, Senior Director of Product Marketing bei Rambus, erklärte, dass ein HBM2-PHY eine Mixed-Signal-Funktion ist, die sehr spezifisch für jeden Prozessknoten entwickelt werden muss. "Wir haben eine umfangreiche Kanalmodellierung durchgeführt und dann den PHY entwickelt, um diese Kanalanforderungen zu erfüllen. Und es war eine Zusammenarbeit. Wir haben während des gesamten Prozesses viele Diskussionen geführt, um ein robustes Design zu gewährleisten. Es hat vom ersten Tag an funktioniert, und das ist ein starkes Zeugnis für die Rambus-Tools (Modellierung und Signalintegrität) und die Ingenieure, die sich mit der Entwicklung dieser PHYs auskennen." DDR-DRAMs unterstützen eine Bandbreite von 72 Bit, HBM2 dagegen 1.024 Bit. Bei 1.024 Bits ist die Kontrolle der Signalintegrität eine Herausforderung. Ferro zollte den GF-Ingenieuren Respekt, von denen viele aus ihrer Zeit bei der Microelectronics Group von IBM Erfahrung mit Hochgeschwindigkeitssignalen mitbrachten. Auf die Frage, ob er davon ausgeht, dass sich 2,5D-Lösungen in der gesamten Hochleistungsbranche durchsetzen werden, sagte Ferro, dass dies von den Fertigungserträgen und der Senkung der Kosten für HBM2-DRAM abhängt. "2,5D muss sich in der Massenproduktion bewähren. Es handelt sich um ein ziemlich großes Stück Silizium, und man muss den Verzug wirklich kontrollieren. Tad Wilder, technischer Leiter bei GF, sagte, die Bandbreite von 2 Terabit pro Sekunde sei "eine beeindruckende Menge an Bandbreite für einen einzelnen Kern. Mit der Möglichkeit, bis zu vier HBM2-PHYs auf einem Chip zu platzieren, stehen ASIC-Entwicklern beispiellose acht Terabit pro Sekunde für den DRAM-Zugriff mit geringem Stromverbrauch und niedriger Latenz zur Verfügung". Er fügte hinzu, dass der 14-nm-HBM-PHY "der größte Kern ist, den wir für einen ASIC produziert haben, mit 15.000 internen Pins, die mit dem Memory Controller kommunizieren, und 1.700 externen Pins, die über den Interposer mit dem Basis-Die des DRAM-Stacks kommunizieren." Jeder DRAM-Stapel enthält einen Basis-Die, der mit dem HBM2-PHY des ASIC und bis zu acht darüber gestapelten DRAM-Die über Tausende von vertikalen Through Silicon Vias (TSVs) kommuniziert. Der Gesamtspeicher pro HBM-DRAM-Stapel beträgt bis zu 32 GB. Um das Rauschen von mehr als 1.000 E/A-Schaltungen abzuschwächen, kann der ASIC-HBM2-PHY die vollständige Unabhängigkeit der acht 128-Bit-Kanäle nutzen, indem er das Timing jedes Kanals in Bezug auf einen anderen verzögert. Der Analyst der Linley Group, Wheeler, sieht eine zunehmende Dynamik für den HBM2-Standard. Während Hynix der ursprüngliche Unterstützer war, sagte Wheeler, dass Samsung mit seinen eigenen HBM2-Bauteilen stark zugelegt hat. Da ein so großer Teil der Gesamtlösungskosten in den Kosten der HBM2-Speicher steckt, wird der Wettbewerb zwischen mehreren HBM2-Anbietern dazu beitragen, das Volumen zu erhöhen, die Kosten zu senken und die Leistung zu verbessern. Auf die Frage, ob er glaubt, dass sich 2,5D-Lösungen verbreiten werden, sagte McCann: "Es handelt sich um eine wirklich großartige Technologie, die erwachsen geworden ist und erhebliche Einnahmen bringt. Die Frage ist: Können wir die Kosten senken, um die nächste Stufe des Volumens zu erreichen? Über den Autor Dave Lammers Dave Lammers schreibt für Solid State Technology und ist Blogger für die Foundry Files von GF. Dave Lammers begann über die Halbleiterindustrie zu schreiben, als er Anfang der 1980er Jahre im Tokioter Büro von Associated Press arbeitete, einer Zeit des schnellen Wachstums der Branche. 1985 wechselte er zur E.E. Times, für die er in den folgenden 14 Jahren von Tokio aus über Japan, Korea und Taiwan berichtete. Im Jahr 1998 zogen Dave, seine Frau Mieko und ihre vier Kinder nach Austin, um ein texanisches Büro für die E.E. Times einzurichten. Als Absolvent der University of Notre Dame erwarb Dave einen Master-Abschluss in Journalismus an der University of Missouri School of Journalism.
格芯展示应用于数据中心、网络和云应用的2.5D高带宽内存设计方案 August 10, 2017本方案利用2.5D封装技术,低延迟、高带宽内存PHY，使用FX-14™ ASIC设计系统搭建 加州圣克拉拉，2017年，8月9日- 格芯在今天公布，已为ASIC的14纳米高性能FinFET FX-14™集成设计平台展示了2.5D封装方案。 2.5D ASIC方案与Rambus，Inc.协作开发,包括了一个内置的插入转接板设计以克服光刻局限，也包括了每秒2T的多通道HBM2 PHY. 本方案在14纳米FinFET技术平台搭建,将集成于在7纳米 FinFET制程技术打造的下一世FX-7™ ASIC设计系统。 “由于近年来内连接和封装技术的巨大进步，制程与封装之间的分界线愈发模糊，”格芯ASIC产品发展部副总裁Kevin O’Buckley说道。“将2.5D封装应用于ASIC设计以增强性能是能力的自然进化。这让我们得以为客户提供一站式端到端的技术支持：从产品设计一直到生产和测试。” Rambus的内存PHY目标在于高端网络和数据中心应用，提供对数据要求最高的任务，满足低延迟和高带宽的系统要求。PHY技术与JEDEC JESD235 HBM2标准吻合，每个数据接口可支持高达2G的数据传输率，总带宽可达2Tbps。 “我们努力提供完善的HBM PHY技术，帮助数据中心和网络连接方案供应商达成如今最高要求的工作量，并把握住市场机会，”Rambus内存和接口分部高级副总裁、总经理Luc Seraphin说道。“我们与格芯合作，结合了我们的HBM2 PHY和格芯的2.5D封装、FX-14ASIC 设计系统，为业内告诉增长的应用提供了高度集成的设计方案。” FX-14和FX-7是完整的ASIC设计方案，利用了格芯使用FinFET制程大批量生产的经验，包含了业内应用最广泛、最具备深度的IP组合，提供了为下一代连线/5G无线网络连接、云/数据中心服务器、机器学习或深度学习、汽车和航空航天或国家防御应用的独特方案。格芯是世界上唯一两家提供最优IP和高级内存及封装方案的公司之一。 关于格芯： 格芯是提供设计开发和制造间独特组合的领先全方面服务代工厂，为全世界的先进技术公司提供服务。格芯铸造厂遍布全球三大洲，提供了改造行业的能力，为客户带来重塑市场的能力。格芯隶属Mubadala发展公司。了解更多详情，请登录网址https://www.globalfoundries.com 联系方式: Erica McGill GLOBALFOUNDRIES (518) 795-4250 [email protected]
