von: Yafeng Zhang

Der boomende Automobil- und IoT-Markt führt zu einer steigenden Nachfrage nach Mikrocontrollern (MCU). Jüngste Prognosen gehen davon aus, dass die durchschnittliche jährliche Wachstumsrate (CAGR) für MCUs insgesamt in den nächsten fünf Jahren 4 % erreichen wird, und insbesondere die CAGR für MCUs im Automobilbereich könnte fast 14 % erreichen.

Der nichtflüchtige Speicher (NVM) ist ein entscheidendes Element von MCUs, da er nicht nur für die Speicherung des Codes, sondern auch für die Speicherung der Betriebsdaten während der gesamten Lebensdauer des Produkts benötigt wird.

Zwei NVM-Lösungen

Es gibt zwei gängige NVM-Lösungen für den Bau von MCUs: NVM, das direkt in den System-on-Chip (SoC) eingebettet ist, oder ein separater, externer NVM-Chip, der zusammen mit einem Logikchip als System-in-Package-Lösung (SiP) montiert wird. MCUs mit eingebettetem NVM (eNVM) werden in einem speziellen Logikprozess hergestellt, der das eNVM einschließt, und alles, was für den Betrieb der MCU erforderlich ist, wird auf diesem einzigen Chip erstellt. Bei MCUs, die eine SiP-Lösung verwenden, werden ein NOR-Flash-Chip und ein Logikchip zusammen verpackt. Code und Daten werden daher außerhalb des Logikchips auf einem eigenständigen NOR-Flash-Chip gespeichert.

Die führenden MCU-Anbieter verwenden in ihren Produkten hauptsächlich eine eNVM-Lösung, aber für kleinere Unternehmen kann eine SiP-Lösung eine attraktive Option sein. Diese Unternehmen können eine kürzere Markteinführungszeit realisieren, unter anderem weil die Verwendung eines standardisierten, sofort verfügbaren Logikprozesses den Designzyklus vereinfachen und verkürzen kann. Allerdings kann eine SiP-Lösung nicht alle Anforderungen vieler IoT- und Automobilanwendungen erfüllen. Die Verwendung von eNVM ist angesichts der Anforderungen an Kosten, Stromverbrauch, Geschwindigkeit, Sicherheit, Stabilität und Zuverlässigkeit von MCU-Anwendungen mit hohem Wachstum oft die bessere Lösung.

Die Wahl der besten Lösung

Um die beste Lösung für eine Anwendung zu finden, sollten Sie diese beiden Lösungen anhand der wichtigsten Anforderungen des Endmarktes in Bezug auf Stromverbrauch, Einschaltzeit, Geschwindigkeit, Sicherheit, Zuverlässigkeit und Kosten vergleichen:

• Stromverbrauch: eNVM bietet einen um mehr als 30 % niedrigeren aktiven Stromverbrauch als SiP, da SiP-Flash einen konstanten IO-Toggle erfordert. Daher empfiehlt GF eNVM für batteriebetriebene IoT-Anwendungen, die einen geringen Stromverbrauch erfordern. GF und eVaderis entwickeln gemeinsam eine stromsparende MCU mit 22FDX und eMRAM
• Einschaltzeit: eNVM bietet eine 20-mal kürzere Zeit für das Einschalten und den Zugriff auf die ersten Daten als SiP (5µs vs. 100µs), da eNVM XIP ist, während bei SiP-Flash das System die Daten in das On-Chip-SRAM kopieren muss. Daher empfiehlt GF für Normal-Off-Anwendungen, die sehr schnelle Einschalt- und Lesezeiten erfordern, Embedded eNVM.
• Geschwindigkeit: eNVM bietet eine doppelt so hohe Lesegeschwindigkeit wie SiP (400MB/Sek. vs. 200MB/Sek.), da die eNVM-Makros eine IO-Bus-Breite von 32 bis 128 Bit haben, während SiP nur 4 oder 8 Bit verwendet. GF empfiehlt daher eNVM für Anwendungen mit hoher Geschwindigkeit und hoher Bandbreite.
• Sicherheit: eNVM bietet eine höhere Sicherheit als SiP, da das eNVM-Makro angepasst werden kann und das SoC IP wie PUF verwenden kann, um die Sicherheit zu erhöhen. Im Gegensatz dazu ist SiP-Flash ein Standardangebot auf dem Markt, und zusätzliche Sicherheit kann nicht hinzugefügt werden. GF empfiehlt daher eNVM für Hochsicherheitsanwendungen.
• Zuverlässigkeit: eNVM bietet eine höhere Zuverlässigkeit, da es als einzelnes SoC durch das erforderliche Zuverlässigkeitsniveau qualifiziert ist, während SiP-Flash eine hohe Zuverlässigkeit nur durch ein strenges Test-Screening auf "known good die" (KGD) und das Gehäuse erreichen kann. CMOS-Embedded-STT-MRAM-Arrays in 2xnm-Modi für GP-MCU-Anwendungen
• Kosten: Um die Kosten der beiden Lösungen zu vergleichen, müssen mehrere Faktoren berücksichtigt werden:
  • NVM-Speicherdichte und volle Chipgröße, die den Brutto-Die-Per-Wafer mit oder ohne eNVM bestimmen
  • Waferpreis, mit oder ohne eNVM
  • Zusätzliche On-Chip-SRAM-Dichte für die SiP-Lösung, die zum Herunterladen des Codes von externem Flash beim Einschalten verwendet wird
  • Flash KGD-Preis für SiP-Lösung
  • Wafer-Testkosten, mit oder ohne eNVM
  • Zusätzliche Faktoren wie Wafer-Ausbeute, mit oder ohne eNVM, SiP-Lösung FT-Ausbeuteverlust, Verwaltungskosten

Vergleich der Kosten

Der folgende Kostenvergleich umfasst sechs typische NVM-Speicherdichten (2Mb, 4Mb, 8Mb, 16Mb, 32Mb, 128Mb), die sowohl auf der 40-nm-LPx-Plattform von GF mit eFlash als auch auf der 22FDX®-Plattform (22-nm-FD-SOI) mit eMRAM implementiert wurden.

Da jedes Unternehmen eine andere Einschaltmethodik für SiP-Lösungen hat, werden verschiedene On-Chip-SRAM-Dichten verwendet, um das externe Flash zu "beschatten". Die folgenden Ergebnisse gehen von einem Idealfall für SiP aus, bei dem eine SiP-Lösung und eine eNVM-Lösung eine identische SRAM-Größe verwenden. Beachten Sie, dass die meisten gängigen SiP-Lösungen die SRAM-Größe für das Code-Shadowing aus dem externen Flash erhöhen.

Quelle: GLOBALFOUNDRIES, 2018

Die obige Grafik zeigt, dass die 40-nm-Plattform mit eNVM (eFlash) kostengünstiger ist, wenn die NVM-Dichte weniger als 16 MB beträgt, während die SiP-Lösung kostengünstiger ist, wenn die NVM-Dichte gleich oder höher als 16 MB ist.

Bei einem Design auf der 22-nm-FDX-Plattform ist die eNVM-Lösung (eMRAM) kostengünstiger, wenn die NVM-Dichte weniger als 32 MB beträgt, während die SiP-Lösung kostengünstiger ist, wenn die NVM-Dichte gleich oder höher als 32 MB ist.

Im Vergleich der beiden Plattformen weist die 22FDX eNVM-Lösung (eMRAM) bei allen NVM-Dichten geringere Kosten auf als die 40-nm-SiP-Lösung. Darüber hinaus liegen die zusätzlichen Kosten für eMRAM bei der 22-nm-Plattform bei höheren Speicherdichten (32 MB+) bei 4 % oder weniger, während sie gleichzeitig eine SiP-Lösung in Bezug auf Stromverbrauch, Geschwindigkeit, Sicherheit und Zuverlässigkeit übertreffen.

Bei noch größeren SRAM-Dichten sind die Vorteile einer eNVM-Lösung noch größer.

Welche Lösung ist also die beste für meine MCU?

Zusammenfassend lässt sich sagen, dass sowohl eNVM- als auch SiP-Lösungen praktikable Methoden zur Kombination von Logik und NVM sind. Allerdings ist eNVM aufgrund der höheren Leistung, Geschwindigkeit, Sicherheit und Zuverlässigkeit oft die bessere Wahl für MCUs. In Bezug auf die Kosten ist eNVM oft günstiger als SiP, insbesondere unterhalb einer NVM-Dichte von 32 MB. Da MCU-Hersteller alle Kompromisse für ihre Produkte in Betracht ziehen, ist GF bereit, Kunden bei der Auswahl der geeigneten Lösung zu unterstützen, um in ihrem Markt zu gewinnen.

In einem aktuellen Tech Talk-Video spricht GF über die Vor- und Nachteile von eingebettetem nichtflüchtigem Speicher im Vergleich zu einem System im Gehäuse.

GF bietet eine breite Palette von eNVM- und SiP-Lösungen an, die führende und Mainstream-Technologieplattformen von 130nm bis 22nm nutzen, um die vielfältigen Anforderungen der aufstrebenden Märkte zu erfüllen. Der niedrige Stromverbrauch der eMRAM-Serie mit Zellkern ist ideal für den MCU- und IoT-Markt, die ultraschnellen Zugriffsgeschwindigkeiten und die hohe Speicherkapazität machen sie zur perfekten Ergänzung für den Computer- und Speichermarkt. eFlash-Lösungen (sowie RF- und Analog-Module und eine Vielzahl von IP) sind für spezifische Anwendungen wie Wearables, IoT, Automotive, Industrie- und Unterhaltungselektronik optimiert. Die SiP-Lösungen von GF bieten eine schnelle Markteinführung mit bewährter Technologie.

Bitte wenden Sie sich an GF, um einen genauen Vergleich zwischen SiP und eNVM für Ihre spezifische MCU-Architektur zu erhalten.

Über den Autor

Yafeng Zhang

Yafeng verfügt über rund 15 Jahre Erfahrung in der Halbleiterindustrie und ist Experte für Design, Anwendung und technisches Marketing von NOR-Flash. Yafeng ist für das technische Marketing des eFlash-Produktangebots von 130nm bis 40nm zuständig und konzentriert sich dabei besonders auf die Kunden aus der Automobil- und Industrie-MCU-Branche.

Bevor er zu GF kam, hatte Yafeng leitende technische Funktionen inne, zuletzt bei Micron Semiconductor, wo er sich auf das Design und die Anwendung von 45-nm-NOR-Flash-Produkten konzentrierte. Davor hatte Yafeng verschiedene Positionen bei Synopsys und SMIC inne.

Yafeng hat einen Master of Engineering in Mikroelektronik und einen Bachelor in Materialwissenschaften von der Fudan-Universität in Shanghai, China.

von: Dave Lammers

"Es gibt viel weniger Fanatiker als noch vor zwei Jahren". Dan Hutcheson, CEO von VLSI Research

Vor zwei Jahren befragte Dan Hutcheson, CEO des Marktforschungsunternehmens VLSI Research Inc. (Santa Clara, Kalifornien), ein Interview mit einflussreichen IC-Managern und Managern für geistiges Eigentum über vollständig verarmtes Silizium auf Isolator (FD-SOI) führte, stieß er auf zwei Hauptbedenken: die Verfügbarkeit von externem geistigen Eigentum, das die Entwicklungsteams mit internem geistigen Eigentum kombinieren könnten, und das damalige Fehlen einer Roadmap für die Prozesstechnologie.

Hutcheson wiederholte die Umfrage von VLSI Research in diesem Jahr und fand eine andere Landschaft vor: Die Teilnehmer der Umfrage 2018 waren viel weniger besorgt über die Roadmap, da GLOBALFOUNDRIES sich auf einen 12-nm-Knoten für seine FDX-Technologie festgelegt hat, und "IP ist viel weniger ein Thema", sagte Hutcheson während einer Präsentation der Umfrageergebnisse 2018 auf dem 2018 SOI Silicon Valley Symposium Ende April.

Hutcheson befragte 24 Personen - Entscheidungsträger in Unternehmen, die mehr als die Hälfte des IC-Marktes und des Marktes für geistiges Eigentum abdecken - nach den Gründen für ein Transistor-Design mit FD-SOI. Fast 40 Prozent nannten "bessere Verstärkung für Analogschaltungen" als Hauptgrund, eine ähnliche Anzahl nannte geringere Leckage und bessere Parasitik. Geringeres Rauschen, bessere Transistoranpassung, thermische Eigenschaften, Zuverlässigkeitsaspekte und besserer Strahlungsschutz folgten an Bedeutung.

Die Teilnehmer der Umfrage von 2018 sind sich nun bewusst, dass HF- und Mixed-Signal-Technologien leichter in FD-SOI implementiert werden können, einschließlich der weit verbreiteten Ansicht, dass FD-SOI eine bessere Lösung für 5G- und Millimeterwellen-HF-SoCs ist.

Die Zeiten haben sich geändert

Als die Umfrage 2016 durchgeführt wurde, waren finFET-basierte Prozesse gerade erst verfügbar. Damals dachte man im Entweder-Oder-Modus: entweder finFETs oder FD-SOI, das eine oder das andere. Jetzt, da FinFETs auf breiter Front verfügbar sind, setzt sich ein differenzierteres Denken durch. "Jetzt sagen die meisten Leute, dass FinFETs und FD-SOI komplementäre Technologien sind und dass es von den Anforderungen der Anwendung abhängt, welche man einsetzt", so Hutcheson.

FinFET-basierte Technologien bieten eine höhere Leistung, Integration und Dichte. Die Design- und Maskenkosten sind jedoch höher als bei FD-SOI, auch wenn die FinFET-Kosten in den letzten zwei Jahren aufgrund der Abschreibung von Werkzeugsätzen gesunken sind.

Viele der Befragten gaben an, dass sich die Hauptvorteile von FD-SOI auf RF oder "High-Mix-SoCs" mit Analog-, Digital- und RF-Funktionen auf demselben Chip konzentrieren. In Produktmärkten, in denen HF- und Sensorintegration wichtig sind, wird FD-SOI als der richtige Weg angesehen, "viel mehr als bisher", sagte er.

Die Befragten sagten Hutcheson, dass die vollständig verarmten planaren Transistoren auf SOI "eine bessere Verstärkung für analoge Bauteile, eine bessere Anpassung und eine viel einfachere Anpassung" bieten. Die Automobilhersteller sehen einen besseren thermischen Bereich und einen stabileren Betrieb" in Automobilumgebungen. Außerdem profitieren analoge Designs von der besseren Verstärkung, die mit den FD-SOI-Transistoren im Verarmungsmodus möglich ist, verglichen mit den Transistoren im Anreicherungsmodus der FinFETs.

"FD-SOI ist aufgrund der besseren Parasitik einzigartig für 5G positioniert. Einige Leute versuchen, Finnen für 5G zu verwenden, aber die Parasitik der Finnen ist ein entscheidender Faktor. Um es mit den Worten der Befragten zu sagen: "Man kann immer einen Weg finden, alles zu umgehen. Aber die Frage ist: Wie viel wollen Sie dafür bezahlen?", sagte er.

In der Umfrage 2018 wurde nach den wichtigsten Gründen für die Verwendung von FinFETs gefragt. Die wichtigsten Gründe waren die Leistungs- und Dichtevorteile von Spitzen-FinFETs. Fast 30 Prozent sagten: "FD ist in diesen Bereichen strukturell nicht kosteneffektiv." Etwa 15 Prozent der Befragten gaben an, dass sie glauben, dass Millimeterwellen-ICs "mit Bulk möglich sind". Andere nannten eine Vielzahl von Gründen für die Bevorzugung von FinFETs, darunter Herausforderungen beim Design mit Back-Biasing, das FinFET-Ökosystem hat keine Gleichen", ein Mangel an FD-SOI-IP und das Management sagt Nein".

"Ich fragte nach Body-Biasing und fand Leute, die sagten, es sei überbewertet", sagte Hutcheson. Einer sagte: "Wenn ich zu meinem Chef gehe und sage, dass wir das tun sollten, weil wir Body-Biasing machen wollen, wird er wahrscheinlich sagen, dass es zu komplex und riskant ist, also machen wir einfach Masse. Es ist besser, dem Management zuerst die einzigartigen Transistoreigenschaften von FD zu verkaufen und dann Body-Biasing als Bonus später hinzuzufügen."

Die Befragten gaben an, dass FD-SOI aus geschäftlichen Gründen attraktiv sei. Etwa 30 Prozent nannten niedrigere Entwicklungskosten als Hauptgrund für die Entwicklung mit FD-SOI. Es folgten niedrigere Herstellungskosten, weniger Masken und kürzere Zykluszeiten/Zeit bis zur Markteinführung.

Hutcheson merkte an, dass die Bezeichnung Internet der Dinge mehrere große Marktsegmente umfasst. Für Edge-IoT-Märkte, in denen der Stromverbrauch wichtig ist - was er als "clevere Leistung mit Ein-/Aus-Einsatzprofilen" bezeichnete - hat FD-SOI "einen großen Vorteil". Außerdem habe die Umfrage ergeben, dass FD-SOI Vorteile für Märkte mit kurzer Produktlebensdauer und für Unternehmen mit "geringen Budgets für das Chipdesign" habe.

Die wichtigste Erkenntnis aus der Umfrage 2018 ist, dass Manager und Ingenieure eher bereit sind, FD-SOI als Ergänzung zu finFETs oder in einigen Fällen als einzige Prozess-Roadmap zu betrachten, die den Produktanforderungen ihres Unternehmens entspricht. Ganze 75 Prozent der Befragten gaben an, dass sie zwei Roadmaps in Betracht ziehen würden, eine für FinFETs und eine für FD-SOI.

"Vor zwei Jahren wurde die Frage dramatisch diskutiert: Sind es finFETs? Oder ist es FD-SOI? Damals war es eine ODER-Gatter-Situation, aber jetzt ist es eher ein UND-Gatter. Die Leute sind bereit, beides zu verwenden. Es gibt viel weniger Fanatiker als noch vor zwei Jahren", sagte er.

Über den Autor

Dave Lammers

Dave Lammers schreibt für Solid State Technology und ist Blogger für die Foundry Files von GF. Dave Lammers begann über die Halbleiterindustrie zu schreiben, als er Anfang der 1980er Jahre im Tokioter Büro von Associated Press arbeitete, einer Zeit des schnellen Wachstums der Branche. 1985 wechselte er zur E.E. Times, für die er in den folgenden 14 Jahren von Tokio aus über Japan, Korea und Taiwan berichtete. Im Jahr 1998 zogen Dave, seine Frau Mieko und ihre vier Kinder nach Austin, um ein texanisches Büro für die E.E. Times einzurichten. Als Absolvent der University of Notre Dame erwarb Dave einen Master-Abschluss in Journalismus an der University of Missouri School of Journalism.