Von: Manuel Sellier

Vollständig verarmtes Silizium-auf-Isolator (FD-SOI) beruht auf einem einzigartigen Substrat, dessen Schichtdicken auf atomarer Ebene kontrolliert werden. FD-SOI bietet eine bemerkenswerte Transistorleistung in Bezug auf Energie, Leistung, Fläche und Kosten (PPAC) und ermöglicht es, mit einer einzigen Technologieplattform digitale Anwendungen mit niedrigem Stromverbrauch bis hin zu hoher Leistung abzudecken. FD-SOI bietet zahlreiche einzigartige Vorteile, darunter die Fähigkeit zur Versorgung nahe der Schwelle, eine extrem niedrige Strahlungsempfindlichkeit und eine sehr hohe intrinsische Transistorgeschwindigkeit, was sie vielleicht zur schnellsten RF-CMOS-Technologie auf dem Markt macht. Zusätzlich zu diesen Vorteilen ist FD-SOI die einzige CMOS-Technologie, die die Möglichkeit bietet, die Schwellenspannung der Transistoren dynamisch durch Body Bias zu steuern (Abbildung 1).

Um zu erläutern, warum Body Bias eine so bahnbrechende Funktion ist, beginnen wir mit den Problemen, die sie zu lösen hilft. Auf der Suche nach einer höheren Energieeffizienz sehen sich Digitalentwickler mit zwei großen Herausforderungen konfrontiert. Die erste bezieht sich auf die Auswirkungen von Variationen, die die eigentliche Chipspezifikation, die durch die Extremfälle von Variationen (die so genannten "Ecken") definiert wird, verändern. Dies führt in der Regel zu einer erheblichen Verschlechterung der Energieeffizienz des Chips (siehe Abbildung 2). Um die Energieeffizienz zu optimieren, setzen Produktingenieure daher häufig Kompensationstechniken ein (vgl. Abbildung 3). Die gebräuchlichste Kompensationstechnik basiert auf der adaptiven Spannungsskalierung (AVS), d. h. auf dem Spiel mit der Höhe der Versorgungsspannung in Abhängigkeit von der Prozesszentrierung des Chips. Diese Technik ist in Mobiltelefonen zur Prozesskompensation weit verbreitet, stößt aber auf dem Automobil- und IoT-Markt auf erhebliche Einschränkungen, da sie sich stark auf die Zuverlässigkeit auswirkt, eine effiziente Temperatur- und Alterungskompensation schwierig zu implementieren ist und die meisten Entwicklungsunternehmen über neues und spezifisches Design-Know-how verfügen müssen.

Das zweite Problem liegt in der Optimierung des Energieverbrauchs. Mit der fortgeschrittenen Technologie ist die Skalierung der Leckleistung höchstwahrscheinlich das kritischste zu lösende Problem geworden. Es ist wichtig, die Höhe der Leckleistung mit der Höhe der dynamischen Leistung in Einklang zu bringen. Bei CMOS-Technologien sind die Parameter, die die Leckleistung bestimmen (Vth, Gate-Länge), jedoch meist statisch und durch den Prozess definiert. Es gibt daher keine Möglichkeit zur adaptiven Leckageoptimierung, außer durch Abschaltung ganzer Teile der Schaltung. Der Energiepunkt, d. h. das Gleichgewicht zwischen dynamischer und Leckleistung, ist fest vorgegeben und kann nicht dynamisch verändert werden.

Durch die Steuerung der Transistorschwellenspannung wirkt die Body Bias wie ein Regler, mit dem sich die meisten der oben genannten Probleme lösen lassen, mit denen sich Entwickler konfrontiert sehen, die auf Energieeffizienz abzielen.

Globale Schwankungen können nicht nur sehr effizient abgemildert werden, sondern, was noch wichtiger ist, die Designer können ihre Chips mit reduzierten Design-Ecken für Prozess, Temperatur und Alterung entwerfen und den Kompromiss zwischen Leistung, Performance und Fläche (PPA) bereits bei der Synthese verbessern.

Die Leckage, die exponentiell von der Schwellenspannung abhängt, kann nun dynamisch mit Body Bias verändert werden. Die Energieoptimierung kann dynamisch durchgeführt werden, indem gleichzeitig mit der richtigen Höhe der Versorgungsspannung und der Vorspannung gespielt wird. Der daraus resultierende Gewinn an Energieeffizienz ist doppelt so hoch bei nominaler Vdd und kann bis zum 6-fachen bei ultra-niedriger Spannung ansteigen.

Um Body Bias auf Schaltkreisebene effizient zu implementieren, muss die derzeitige Power-Management-Infrastruktur, die nur die Versorgungsspannung nutzt, geändert werden, um Power-Management-Lösungen zu unterstützen, die sowohl die Versorgungsspannung als auch Body Bias verwalten können.

Dolphin Integration hat in den letzten zwei Jahren mit GF zusammengearbeitet, um die weltweit erste Power-Management-IP-Plattform zu entwickeln. Diese Power-Management-IP-Plattform, die sich nun im 22FDX bewährt hat, besteht aus einem konsistenten Satz konfigurierbarer Spannungsregler, skalierbarer und modularer Power-Management-Einheiten (auch bekannt als PMU-Logik/ACU), Power-IOs und Insel-Gating sowie Spannungsüberwachern.

Damit SoC-Designer das volle PPAC-Potenzial von FD-SOI für ihre SoCs nutzen können, untersuchen die Unternehmen jetzt die Erweiterung dieser Power-Management-IP-Plattform, um die dynamische Steuerung der Stromversorgung und des Body Bias zu ermöglichen. Diese erweiterte Power-Management-IP-Plattform wird die bestehenden Body-Bias-Lösungen nutzen und sie durch anwendungsoptimierte Body-Bias-Generatoren und fortschrittliche Überwachungstechniken ergänzen (siehe Abbildung 5).

Das Vorhandensein dieser Art von Lösungen auf dem Markt trägt dazu bei, dass FD-SOI bei stromsparenden und energieeffizienten Anwendungen besser abschneidet als jede andere Technologie mit PPA. Noch wichtiger ist, dass die Verfügbarkeit einer schlüsselfertigen Body-Bias-Lösung die Einstiegshürden erheblich senkt und dieses FD-SOI-Wertversprechen allen Akteuren zugänglich macht, von Mobilgeräten über IoT bis hin zu Automobilen.

Der Wert von FD-SOI liegt in der Fähigkeit, Body Bias zu nutzen, was im Vergleich zu bestehenden Technologien einen völlig neuen Ansatz in der modernen CMOS-Landschaft darstellt. FD-SOI ist ein Game-Changer, der die Energieeffizienz um eine Größenordnung verbessert. Mit der Unterstützung von Silizium-IP-Anbietern wie Dolphin Integration werden den Kunden neue Infrastrukturen für das Management von Stromverbrauch, Leistung und Zuverlässigkeit zur Verfügung stehen, um die Vorteile dieser Technologie in vollem Umfang zu nutzen und den Weg für künftige Leistungsstandards in IoT und Automotive zu ebnen.

Über den Autor

Manuel Sellier

Manuel Sellier ist Produktmarketingmanager bei Soitec und verantwortlich für die Definition von Geschäftsplänen, Marketingstrategien und Designspezifikationen für die Produktlinien Fully Depleted Silicon-on-Insulator (FD-SOI), Photonics-SOI und Imager-SOI. Bevor er zu Soitec kam, arbeitete er bei STMicroelectronics, zunächst als Digitaldesigner für fortschrittliche Signoff-Lösungen für Hochleistungsprozessoren. Er promovierte über die Modellierung und Schaltungssimulation von fortschrittlichen Metalloxid-Halbleiter-Transistoren (FD-SOI und Fin-Feldeffekt-Transistoren). Er hält mehrere Patente in verschiedenen Bereichen der Technik und hat eine Vielzahl von Artikeln in Fachzeitschriften und auf internationalen Konferenzen veröffentlicht.

Von: Manuel Sellier

Es besteht ein Konsens darüber, dass "Bleeding Edge"-Technologien, d.h. die Fortsetzung des Mooreschen Gesetzes unabhängig von den Kosten der Technologie, den meisten Akteuren der Halbleiterindustrie immer weniger Rendite bringt. In diesem Zusammenhang besteht ein entscheidender Bedarf an mehr Innovationen jenseits der traditionellen CMOS-Skalierung. In der Wertschöpfungskette von Halbleitermaterialien über Bauelemente bis hin zu Dienstleistungen gibt es viele Möglichkeiten für Innovationen, aber die einfachste beginnt bei den Substraten.

RF SOI und FD-SOI sind großartige Beispiele dafür, wie die Industrie die Differenzierung bei den Substraten vorantreibt, um neue Standards für die RF-Kommunikation und Low-Power-Computing zu entwickeln. GLOBALFOUNDRIES hat bei dieser Strategie erfolgreich Pionierarbeit geleistet. Erstens hat sich RF SOI zur De-facto-Technologie für eine große Anzahl von Komponenten des Front-End-Moduls (FEM) in Mobiltelefonen entwickelt. Während es vor 10 Jahren noch fast nichts gab, beläuft sich der Gesamtmarkt für RF-SOI heute auf etwa 1,5 Millionen Wafer (8-Zoll-Äquivalent). Zweitens ist FD-SOI jetzt die Technologie der Wahl für mmWave RF-CMOS-Konnektivität und batteriebetriebene Geräte, die ein sehr hohes Maß an Energieeffizienz erfordern. In diesem Beitrag erfahren Sie, wie Soitec GF mit hervorragenden RF-SOI-Substratlösungen unterstützt.

Wie SOITEC GF mit differenzierter RF SOI-Technologie unterstützt

5G wird die Art und Weise, wie Menschen und Objekte auf der ganzen Welt kommunizieren, rapide verändern. GF und Soitec unterstützen diesen Wandel durch die Bereitstellung innovativer Technologien, die die Entwicklung hin zu 5G und dessen Koexistenz mit anderen bestehenden und zukünftigen Standards unterstützen.

Verschiedene kommunizierende Geräte (Fahrzeuge, Smartphones, "Dinge") erfordern differenzierte Technologien, die das richtige Kosten/Leistungs-Verhältnis bieten, um ihre Einführung und Akzeptanz zu erleichtern. Soitec bietet zwei Familien von RF-SOI-Substraten an: HR-SOI mit einem hochohmigen Basissubstrat und RF Enhanced Signal Integrity TM (RFeSI) SOI, bei dem eine trapreiche Schicht auf dem hochohmigen Basissubstrat aufgebracht wird, um die strengen Linearitätsanforderungen zu erfüllen - beide sind mit Standard-CMOS-Prozessen und Foundries kompatibel.

Diese beiden Substratfamilien sind mit Durchmessern von 200 und 300 mm erhältlich und bieten unterschiedliche Vorteile in Bezug auf Linearität, Einfügungsdämpfung, Isolierung, Rauschzahl und andere Schlüsselspezifikationen und können daher für die Entwicklung und Herstellung verschiedener Blöcke und Funktionen im RF Front End verwendet werden. Die nachstehenden Beispiele dienen nur als Referenz, da sich die Integrationsstrategien der verschiedenen Anbieter von RF Front End Lösungen stark unterscheiden.

• Antennentuner, die eine sehr hohe Linearität erfordern, werden in der Regel auf RFeSI-Substraten realisiert
• Empfänger-/Senderschalter, die eine gute Linearität, geringe Einfügungsdämpfung, hohe Isolierung und einen hohen Integrationsgrad erfordern, können auf HR-SOI- und/oder RFeSI-Substraten hergestellt werden.
• Rauscharme Verstärker (LNA) auf dem Empfangsweg, die typischerweise in Technologieknoten unterhalb von 90nmare implementiert werden, werden üblicherweise auf 300 mm HR SOI-Wafern hergestellt und, wenn sie mit Schaltern und anderen unterstützenden Blöcken in 300 mm RFeSI-Wafern integriert sind.
• Leistungsverstärker könnten vollständig in 300-mm-RFeSi-Substrate mit Schaltern und LNAs für Konnektivität, IoT und 3G/frühe 4G-Mobilfunkanwendungen integriert werden

Dank einer langfristigen strategischen Partnerschaft haben GF und Soitec rechtzeitig Produkte geliefert, die auf die Bedürfnisse eines sehr anspruchsvollen und sich ständig weiterentwickelnden Marktes für HF-Frontends zugeschnitten sind. Diese Partnerschaft erstreckt sich auf viele Bereiche, einschließlich Technik und Fertigung, und sichert modernste Leistung in der Großserienproduktion.

Soitec ist dank einer gemeinsamen Vision der Marktentwicklung in die Roadmap von GF integriert. Das jüngste Beispiel: Die nächste Generation der mobilen und 5G RF Front End 8SW-Technologie von GF wurde entwickelt, um die Vorteile der Soitec-Produkte voll auszuschöpfen.

In einer Halbleiterwelt, in der jeder nach Differenzierung sucht, stellen RF SOI und FD-SOI einzigartige Plattformen dar, die große Vorteile bieten. Der Wert von RF SOI ist inzwischen voll anerkannt. Es wurde von den meisten Akteuren im zellularen FEM-Geschäft übernommen. Mit der zunehmenden Komplexität der Funkgeräte bei 4 und 5G wird es ein weiteres Wachstum geben. Soitec ist bestrebt, diese Branche mit dem richtigen Maß an Kapazität und Qualität zu bedienen.

In unserem nächsten Beitrag werden wir darüber berichten, wie Soitec GF mit hervorragenden FD-SOI-Substratlösungen unterstützt.

Über den Autor

Manuel Sellier

Manuel Sellier ist Produktmarketingmanager bei Soitec und verantwortlich für die Definition von Geschäftsplänen, Marketingstrategien und Designspezifikationen für die Produktlinien Fully Depleted Silicon-on-Insulator (FD-SOI), Photonics-SOI und Imager-SOI. Bevor er zu Soitec kam, arbeitete er bei STMicroelectronics, zunächst als Digitaldesigner für fortschrittliche Signoff-Lösungen für Hochleistungsprozessoren. Er promovierte über die Modellierung und Schaltungssimulation von fortschrittlichen Metalloxid-Halbleiter-Transistoren (FD-SOI und Fin-Feldeffekt-Transistoren). Er hält mehrere Patente in verschiedenen Bereichen der Technik und hat eine Vielzahl von Artikeln in Fachzeitschriften und auf internationalen Konferenzen veröffentlicht.