作者：张亚峰作者：张亚峰

蓬勃发展的汽车和物联网市场推动了对微控制器 (MCU) 日益增长的需求。最新预测显示，未来五年MCU整体复合年增长率(CAGR) 将达到 4%，尤其是汽车 MCU 的复合年增长率将接近 14%。

非易失性存储器 (NVM) 是微控制器的关键元件，因为它不仅需要存储代码，还需要在产品的整个生命周期内存储操作数据。

两种 NVM 解决方案

有两种 NVM 解决方案通常用于制造 MCU：直接嵌入片上系统 (SoC) 的 NVM 或作为系统级封装 (SiP) 解决方案与逻辑芯片组装在一起的独立外部 NVM 芯片。带有嵌入式 NVM（eNVM）的 MCU 采用包含 eNVM 的特殊逻辑工艺制造，MCU 运行所需的一切均在该单芯片内完成。对于使用 SiP 解决方案的 MCU，NOR 闪存芯片和逻辑芯片封装在一起。因此，代码和数据脱离逻辑芯片，存储在独立的 NOR 闪存芯片上。

顶级 MCU 供应商主要在其产品中使用 eNVM 解决方案，但 SiP 解决方案对较小的公司来说可能是一个有吸引力的选择。这些公司可能会缩短产品上市时间，部分原因是使用现成的标准逻辑工艺可以简化和缩短设计周期。然而，SiP 解决方案可能无法满足许多物联网和汽车应用的所有要求。考虑到高增长 MCU 应用对成本、功耗、速度、安全性、稳定性和可靠性的要求，使用 eNVM 通常是更优的解决方案。

选择最佳解决方案

要为应用选择最佳解决方案，可以考虑根据终端市场对功耗、开机时间、速度、安全性、可靠性和成本的主要要求，对这两种解决方案进行以下比较：

• 功耗：eNVM 的有功功耗比 SiP 低 30% 以上，因为 SiP 闪存需要持续的 IO 切换。因此，GF 建议将 eNVM 用于需要低功耗的电池供电物联网应用。GF 和 eVaderis 正在共同开发一种使用 22FDX 和 eMRAM 的低功耗 MCU。
• 上电时间：eNVM 的上电时间和访问第一个数据的时间比 SiP 快 20 倍（5µs 对 100µs），因为 eNVM 是 XIP，而 SiP 闪存则需要将数据复制到片上 SRAM。因此，对于需要极快上电和读取时间的常关断应用，GF 推荐使用嵌入式 eNVM。
• 速度：eNVM 的读取速度是 SiP 的 2 倍（400MB/秒对 200MB/秒），因为 eNVM 宏具有 x32 至 x128 位 IO 总线宽度，而 SiP 使用的是 x4 或 x8 位。
• 安全性：eNVM 比 SiP 具有更高的安全性，因为 eNVM 宏可以定制，而且 SoC 可以使用 PUF 等 IP 来增强安全性。相比之下，SiP 闪存是市场上的标准产品，无法增加额外的安全性。因此，GF 建议高安全性应用采用 eNVM。
• 可靠性：eNVM 具有更高的可靠性，因为它作为单个 SoC 达到了所需的可靠性水平，而 SiP 闪存只能通过对已知好芯片 (KGD) 和封装进行严格的测试筛选来实现高可靠性。用于 GP-MCU 应用的 2x 纳米模式 CMOS 嵌入式 STT-MRAM 阵列
• 成本：要比较两种解决方案的成本，必须考虑几个因素：
  • NVM 存储器密度和整个芯片尺寸，决定了有无 eNVM 的单晶片毛重
  • 晶圆价格，含或不含 eNVM
  • 为 SiP 解决方案提供额外的片上 SRAM 密度，用于在开机时从外部闪存下载代码
  • 用于 SiP 解决方案的闪存 KGD 价格
  • 晶圆测试成本，含或不含 eNVM
  • 其他因素，如晶圆良品率、有无 eNVM、SiP 解决方案 FT 良品率损失、管理成本等

成本比较

下面的成本比较包括六种典型的 NVM 存储器密度（2Mb、4Mb、8Mb、16Mb、32Mb、128Mb），分别在带有 eFlash 的 GF 40nm LPx 平台和带有 eMRAM 的 22FDX®（22nm FD-SOI）平台上实现。

由于每家公司的 SiP 解决方案都有不同的上电方法，因此会使用不同的片上 SRAM 密度来 "隐藏 "外部闪存。以下结果假设了 SiP 的理想情况，即 SiP 解决方案和 eNVM 解决方案使用相同的 SRAM 大小。请注意，大多数常见的 SiP 解决方案都会增加 SRAM 容量，以便从外部闪存进行代码阴影处理。

资料来源资料来源：全球半导体公司，2018 年

上图显示，当 NVM 密度小于 16Mb 时，采用 eNVM（eFlash）的 40 纳米平台成本较低，而当 NVM 密度等于或大于 16Mb 时，SiP 解决方案成本较低。

对于采用 22nm FDX 平台的设计，当 NVM 密度小于 32Mb 时，eNVM 解决方案（eMRAM）的成本较低；而当 NVM 密度等于或大于 32Mb 时，SiP 解决方案的成本较低。

比较这两个平台，22FDX eNVM 解决方案（eMRAM）在所有 NVM 密度下的成本均低于 40 纳米 SiP 解决方案。此外，就 22 纳米平台而言，eMRAM 在较高密度（32Mb 以上）下的额外成本为 4% 或更低，同时在功耗、速度、安全性和可靠性方面也优于 SiP 解决方案。

对于更大的 SRAM 密度，eNVM 解决方案的优势就更大了。

那么，哪种解决方案最适合我的 MCU？

总之，eNVM 和 SiP 解决方案都是结合逻辑和 NVM 的可行方法。不过，eNVM 在功耗、速度、安全性和可靠性方面更胜一筹，通常是 MCU 的最佳选择。在成本方面，eNVM 通常比 SiP 成本更低，尤其是 NVM 密度低于 32Mb。在 MCU 制造商考虑其产品的所有权衡因素时，GF 随时准备协助客户选择合适的解决方案，以赢得市场。

在最近的一段技术交流视频中，GF 谈到了嵌入式非易失性存储器与系统封装的利弊。

GF 利用从 130 纳米到 22 纳米的前沿和主流技术平台提供各种eNVM 和 SiP 解决方案，以满足新兴市场的各种需求。单元核心 eMRAM 系列功耗低，是 MCU 和物联网市场的理想之选，超快的存取速度和高存储容量使其成为计算和存储市场的完美伴侣。eFlash 解决方案（以及射频和模拟模块以及各种 IP）针对可穿戴设备、物联网、汽车、工业和消费电子等特定应用进行了优化。 GF SiP 解决方案采用成熟技术，可快速上市。

如需针对您的特定 MCU 架构进行 SiP 与 eNVM 的精确比较，请联系 GF。

关于作者

张亚峰

Yafeng 在半导体行业拥有约 15 年的经验，擅长 NOR 闪存的设计、应用和技术营销。Yafeng 负责 eFlash 130 纳米到 40 纳米产品的技术营销，尤其关注汽车和工业 MCU 客户。

在加入 GF 之前，Yafeng 曾在美光半导体担任高级工程职务，主要负责 45 纳米 NOR 闪存的设计和产品应用。在此之前，Yafeng 曾在 Synopsys 和中芯国际担任多个职位。

Yafeng 拥有中国上海复旦大学微电子工程硕士学位和材料科学学士学位。

作者： Dave Lammers戴夫-拉默斯

"现在的偏执狂比两年前少多了"。VLSI Research 首席执行官 Dan Hutcheson

两年前，当市场研究公司 VLSI Research Inc.（加利福尼亚州圣克拉拉市）首席执行官Dan Hutcheson 开始就绝缘体上全耗尽硅（FD-SOI）问题采访有影响力的集成电路和知识产权经理时，他发现了两个最受关注的问题：一是是否有设计团队可以与内部知识产权相结合的外部知识产权，二是当时缺乏工艺技术路线图。

Hutcheson 今年重新进行了 VLSI Research 调查，发现情况有所不同：既然 GLOBALFOUNDRIES 已承诺其 FDX 技术采用 12nm 节点，那么 2018 年的调查对象对路线图问题的关注度就大大降低了，而且 "IP 已不再是一个问题，"Hutcheson 在 4 月底举行的 2018SOI 硅谷研讨会上介绍 2018 年调查结果时说。

Hutcheson 向占集成电路和知识产权市场一半以上的公司的 24 位决策者询问了使用 FD-SOI 设计晶体管的原因。将近 40% 的人认为 "模拟增益更好 "是首要原因，同样多的人认为漏电更低和寄生性更好。其次是噪声更低、晶体管匹配性更好、热特性、可靠性问题和辐射防护更好。

2018 年的调查参与者现在意识到，射频和混合信号技术更容易在 FD-SOI 中实现，包括普遍认为 FD-SOI 是 5G 和毫米波射频 SoC 的更好解决方案。

时代变了

2016 年进行调查时，基于 finFET 的工艺刚刚面世。当时人们的思维模式是非此即彼：要么是 finFET，要么是 FD-SOI，非此即彼。现在，随着 finFET 的广泛应用，人们开始考虑更多细微的问题。"Hutcheson 说："现在，大多数人都认为，finFET 和 FD-SOI 是互补技术，使用哪一种取决于应用需求。

基于 FinFET 的技术具有更高的性能、集成度和密度。然而，尽管在过去两年中，由于工具套件的折旧，finFET 成本有所下降，但其设计和掩膜成本仍高于 FD-SOI。

许多受访者表示，FD-SOI 的主要优势集中在射频或 "高混合 SoC"，即在同一芯片上集成模拟、数字和射频。他说，在射频和传感器集成非常重要的产品市场，FD-SOI 被视为 "比以前更有价值 "的发展方向。

受访者告诉 Hutcheson，SOI 上的全耗尽平面晶体管能提供 "更好的模拟增益、更好的匹配，而且更容易匹配。在汽车环境中，"汽车行业的人看到了更好的热范围和更稳定的运行"。此外，与鳍式场效应晶体管的增强型模式晶体管相比，FD-SOI 耗尽型晶体管能提供更好的增益，从而使模拟设计受益匪浅。

"FD-SOI具有更好的寄生性能，因此在5G领域具有独特的优势。有些人试图将鳍片用于 5G，但鳍片寄生是一个决定性因素。用受访者的话说，'你总能找到绕过任何东西的工程方法。他说："但问题是：你想花多少钱进行工程改造？

2018 年的调查询问了青睐 finFET 的首要原因。最大的原因是前沿 finFET 所拥有的性能和密度优势。近 30% 的受访者表示，"在这些领域，FD 在结构上不具成本效益"。 约 15% 的受访者表示，他们认为毫米波集成电路 "有可能采用块状结构"。其他受访者则提出了各种偏好鳍式场效应晶体管的原因，包括背偏压设计的挑战、鳍式场效应晶体管生态系统 "没有同行"、缺乏 FD-SOI IP 以及 "管理层说不"。

"Hutcheson 说："我询问了有关体细胞生物学的情况，发现有人说它被过度推销了。一个人说："如果我对我的老板说，我们应该这样做，因为我们想做体偏压，他很可能会说这太复杂，风险太大，所以就做散装吧。最好是先向管理层推销 FD 独特的晶体管功能，然后再把体偏压作为额外奖励。

受访者表示，FD-SOI 具有商业吸引力，约 30% 的受访者将降低设计成本作为使用 FD-SOI 进行设计的首要商业原因。其次是更低的制造成本、更少的掩膜和更快的周期/上市时间。

Hutcheson 指出，物联网标签包括几个大型细分市场。对于功耗非常重要的边缘物联网市场--他称之为 "具有开/关任务曲线的智能功耗"--FD-SOI "具有巨大的优势"。他还说，调查显示，FD-SOI 在产品寿命短的市场和 "芯片设计预算低 "的公司具有优势。

2018 年调查的主要结论是，管理人员和工程师更愿意考虑将 FD-SOI 作为 finFET 的补充，或者在某些情况下将其作为唯一符合公司产品要求的工艺路线图。有近 75% 的调查对象表示，他们会考虑运行两个路线图，一个用于 finFET，另一个用于 FD-SOI。

"两年前，人们对这一问题的看法颇具戏剧性：是finFET？还是 FD-SOI？当时的情况是OR门，但现在更像是AND门。人们愿意同时使用这两种器件。他说："现在的偏执狂比两年前少多了。

关于作者

戴夫-拉默斯

Dave Lammers 是 Solid State Technology 的特约撰稿人，也是 GF's Foundry Files 的特约博主。Dave 于 20 世纪 80 年代初在美联社东京分社工作时开始撰写有关半导体行业的文章，当时正值该行业快速发展时期。1985 年，他加入了《电子时报》，在东京工作的 14 年中，他报道了日本、韩国和台湾的情况。1998 年，戴夫和妻子美惠子以及四个孩子搬到奥斯汀，成立了《电子时报》德克萨斯分社。戴夫毕业于圣母大学，并在密苏里大学新闻学院获得新闻学硕士学位。