von: Dr. Thomas Caulfield

Dr. Thomas Caulfield, Vorstandsvorsitzender, GLOBALFOUNDRIES

2018 war in fast jeder Hinsicht ein volatiles Jahr, und die globale Elektronikindustrie stand im Mittelpunkt des Geschehens. Steigende Speicherpreise und Bewertungen von Tech-Aktien sorgten in der ersten Jahreshälfte für ein atemberaubendes Wachstum, wobei Samsung seine Position als weltgrößter Chiphersteller festigte und Apple kurzzeitig die Marke von 1 Billion US-Dollar Marktkapitalisierung überschritt. In der zweiten Jahreshälfte mussten wir uns mit fallenden Aktienkursen, Ängsten vor einem drohenden Handelskrieg und einem Überangebot an GPUs herumschlagen.

Der von Nvidia-CEO Jensen Huang beschriebene "Krypto-Kater" ist eine treffende Metapher: Nach einer Nacht des Feierns wachten wir wie betäubt auf, rieben uns die Augen und hatten Mühe, unsere Umgebung zu begreifen.

Um einen klaren Kopf zu bekommen, müssen wir einen Schritt zurücktreten und das Gesamtbild betrachten. Wenn sich der Boden instabil anfühlt, ist das oft ein Zeichen für seismische Aktivitäten unter der Oberfläche. Unsere Branche befindet sich mitten in einer tektonischen Verschiebung vom Zeitalter der mobilen Datenverarbeitung hin zu einer neuen Wachstumsphase, die durch eine Reihe von neuen Anwendungen wie IoT, künstliche Intelligenz und 5G-Konnektivität angetrieben wird. Die Zahl der vernetzten Geräte wird in die Billionen gehen, was zu einem ebenso explosiven Wachstum des Datenverkehrs in den weltweiten Netzen führen wird.

Jede Ebene der Elektronik-Lieferkette ist bestrebt, sich an die Herausforderungen und Möglichkeiten anzupassen, die sich in dieser kommenden Ära der "vernetzten Intelligenz" ergeben. Systementwickler passen sich an, indem sie Infrastrukturen und Geräte entwickeln, die für die Verwaltung, Analyse und Verarbeitung dieser Daten ausgelegt sind - sowohl in der Cloud als auch vor Ort. Die Chipdesigner verlagern ihren Schwerpunkt von der allgemeinen Datenverarbeitung auf die domänenspezifische Datenverarbeitung, bei der eine eindeutig definierte Architektur die Leistung drastisch erhöhen und den Stromverbrauch für eine hochspezialisierte Anwendung wie das maschinelle Lernen reduzieren kann. Und die Hersteller stellen sich auf das bevorstehende Ende des Mooreschen Gesetzes ein. Es ist kein Geheimnis, dass die Skalierung der Transistoren - der Motor, der die Branche fast 50 Jahre lang angetrieben hat - langsam ausläuft.

Wie können sich Siliziumgießereien also anpassen?

Im Kern ist das Mooresche Gesetz ein wirtschaftliches Modell. Es geht darum, mehr Fähigkeiten zu geringeren Kosten bereitzustellen. Wie alle nützlichen Geschäftsmaximen hängt es von der Fähigkeit ab, Werte zu schaffen. In der Halbleiterindustrie haben wir uns angewöhnt zu glauben, dass Wertschöpfung nur durch Transistorvergrößerung möglich ist. Tatsächlich gibt es aber viele Möglichkeiten, den Nettoeffekt des Mooreschen Gesetzes zu erreichen, und nicht alle erfordern jährliche F&E- und Investitionsausgaben in Milliardenhöhe.

In einer datenzentrierten Welt ist die Energieeffizienz eine grundlegende Kennzahl. Die pro Bit verbrauchte Leistung muss minimiert werden, um die Datenrate innerhalb eines begrenzten Leistungsrahmens weiter zu steigern. Da wir uns den von der Physik definierten Grenzen nähern, ist die Verkleinerung von Transistoren nicht mehr der beste Weg, um den Stromverbrauch zu senken. Der Übergang zu domänenspezifischen Architekturen im Rechenzentrum und am Rande des Rechenzentrums eröffnet neue architektonische Möglichkeiten, die auf der Fertigungsebene durch neue Materialien, verbesserte Transistoren und Fortschritte beim Packaging unterstützt werden können.

Bei GLOBALFOUNDRIES haben wir unseren Kurs geändert, um uns an die Realitäten dieser neuen Ära anzupassen. Ich habe die Gründe für unsere jüngste Strategieänderung in mehreren Foren dargelegt, so dass ich sie hier nicht noch einmal wiederholen werde. Ich empfehle Ihnen, sich dieses Video-Interview mit Dan Hutcheson von VLSI Research anzusehen, um weitere Informationen zu erhalten. Obwohl unsere Entscheidung, die Investitionen weg von der Spitzenforschung zu verlagern, viel Aufmerksamkeit erregt hat, war dieser "Schwenk" nur ein Teil einer größeren Umstrukturierung, die im Unternehmen im Gange ist.

Während wir diesen Wandel 2019 und darüber hinaus fortsetzen, werden wir erhebliche Investitionen in Forschung und Entwicklung tätigen, um unsere bestehenden Technologieplattformen mit einer Reihe von differenzierten Funktionen zu verbessern. Wenn wir einen ausgereiften Knotenpunkt um eine Funktion wie den Hochspannungsbetrieb erweitern, verwandelt er sich von einem handelsüblichen Prozess in eine Technologie mit echtem Mehrwert für die Kunden. Das ist nichts Neues - unsere Fabriken in Singapur arbeiten schon seit Jahren auf diese Weise, und sie können große Gewinnspannen vorweisen. Wir werden dieses Modell auf unser gesamtes Portfolio übertragen, einschließlich unserer fortschrittlichsten Technologien. Unsere Entwicklungsteams haben bereits gezeigt, dass sie durch eine Kombination von Architektur-, Speicher- und Verpackungsinnovationen auf unserer 12-nm-Plattform eine fast doppelt so hohe Verbesserung des Stromverbrauchs im Vergleich zur traditionellen Knotenmigration erzielen können.

Diese differenzierten Merkmale werden jedoch nicht isoliert entwickelt. Sie können nur dann einen wirklichen Nutzen bringen, wenn sie in Zusammenarbeit mit innovativen Kunden entwickelt werden, die in der Lage sind, von wachstumsstarken Märkten zu profitieren. Wir gehen enge Partnerschaften mit einer neuen Art von Kunden ein, die sich auf mehreren Ebenen vom Silizium bis zu den Systemen engagieren. Synaptics ist ein gutes Beispiel dafür. Sie haben unsere 22FDX-Technologie als einzige Plattform für ihre Sprach- und Multimediaverarbeitungsprodukte der nächsten Generation für den IoT-Markt übernommen. Unsere Teams haben Hand in Hand gearbeitet, um die einzigartigen Eigenschaften von 22FDX zu nutzen, wie z. B. den extrem stromsparenden Betrieb und die unübertroffene HF-Leistung. Weitere Informationen von Synaptics-CEO Rick Bergmann finden Sie in diesem Video seiner Keynote auf unserer GTC 2018-Konferenz Anfang des Jahres.

Damit GF wirklich relevant ist, brauchen wir mehr als nur differenzierte Angebote. Die Kunden haben deutlich gemacht, dass sie einen foundry Partner mit einem nachhaltigen Geschäftsmodell brauchen, damit sie sicher sein können, dass ihre Technologieinvestitionen auch in den kommenden Jahren Rendite abwerfen. Wir haben einen neuen Schwerpunkt auf die finanzielle Leistung gelegt und werden diesen Fokus 2019 und darüber hinaus weiter forcieren. Unsere Entscheidung, Investitionen von der Spitze weg zu verlagern, hat eine enorme Menge an Ressourcen freigesetzt, und wir werden nach weiteren Möglichkeiten zur Verbesserung unserer Kostenstruktur suchen. Erwarten Sie weitere Änderungen an unserem Technologieportfolio, da wir uns auf die differenziertesten Angebote konzentrieren, und rechnen Sie mit einer Verfeinerung unserer Produktionskapazitäten, da wir unser Kapazitätsprofil optimieren wollen.

GF feiert im März 2019 sein 10-jähriges Bestehen. In den letzten zehn Jahren hat sich in unserem Unternehmen und in der gesamten Branche viel verändert, aber eines ist gleich geblieben: Halbleiter sind entscheidende Komponenten der globalen technologischen Revolution. Im Jahr 2018 wird der Halbleitersektor von einigen Analysten auf über 500 Milliarden US-Dollar geschätzt. Diese Zahl ist zwar beeindruckend, unterschätzt aber den Beitrag unserer Branche zum 2-Billionen-Dollar-Elektronik-Ökosystem erheblich. Da wir uns mit einem sich schnell verändernden Markt und grundlegenden Veränderungen bei den Grundlagentechnologien auseinandersetzen, müssen wir uns gemeinsam dafür einsetzen, mehr von dem von uns geschaffenen Wert zu erfassen, um auch in Zukunft Innovationen voranzutreiben.

Über den Autor

Dr. Thomas Caulfield

Dr. Thomas Caulfield ist der Vorstandsvorsitzende von GlobalFoundries. Vor seiner Ernennung zum CEO war Tom Caulfield Senior Vice President und General Manager der hochmodernen 300-mm-Halbleiter-Waferproduktionsanlage (Fab 8) des Unternehmens in Saratoga County, New York. Caulfield, der im Mai 2014 in das Unternehmen eintrat, leitete den Betrieb, die Erweiterung und den Hochlauf der Halbleiterproduktion in Fab 8.

Caulfield kann auf eine lange Karriere zurückblicken, in der er bei führenden Technologieunternehmen in den Bereichen Technik, Management und globale Betriebsführung tätig war. Zuletzt war Caulfield als President und Chief Operations Officer (COO) bei Soraa tätig, dem weltweit führenden Entwickler von GaN auf GaNTM (Galliumnitrid auf Galliumnitrid) Festkörperbeleuchtungstechnologie. Vor seiner Tätigkeit bei Soraa war Caulfield Präsident und COO von Ausra, einem führenden Anbieter von groß angelegten Solarenergielösungen zur Stromerzeugung und industriellen Dampferzeugung. Davor war Caulfield als Executive Vice President für Vertrieb, Marketing und Kundendienst bei Novellus Systems, Inc. tätig.

Davor war Caulfield 17 Jahre lang bei IBM in verschiedenen Führungspositionen tätig, zuletzt als Vice President of 300mm Semiconductor Operations für die Microelectronics Division von IBM, wo er den hochmodernen Wafer-Fertigungsbetrieb in East Fishkill, NY, leitete.

von: Dave Lammers

Angesichts der Verlangsamung traditioneller Märkte und der Skalierung nach dem Mooreschen Gesetz arbeitet die Halbleiterindustrie hart daran, sich selbst neu zu erfinden, um die Bedürfnisse neuer Märkte wie künstliche Intelligenz, autonome Fahrzeuge, das Internet der Dinge und andere zu erkennen.

Am faszinierendsten ist vielleicht die künstliche Intelligenz, deren Rechenparadigmen sich deutlich von den traditionellen Prozessor-Speicher-Ansätzen unterscheiden können. "Lange Zeit waren Mustererkennung und kognitive Aufgaben wie das Erkennen und Interpretieren von Bildern, das Verstehen gesprochener Sprache und die automatische Übersetzung Schwachpunkte für Computer", sagte Damien Querlioz, ein französischer Forscher, der auf der jüngsten Internationalen Elektronenbautagung in San Francisco über "Emerging Device Technologies for Neuromorphic Computing" sprach.

Seit etwa 2012 hat sich der Fortschritt in der KI beschleunigt, sowohl in der Trainings- als auch in der Inferenzphase, aber der Stromverbrauch ist immer noch eine große Herausforderung, wenn herkömmliche Rechnerarchitekturen verwendet werden. Querlioz, Forscher am französischen Nationalen Labor CNRS, nannte ein anschauliches Beispiel: das berühmte Go-Spiel, das 2016 zwischen Googles AlphaGo und Lee Sedol, einem Weltmeister in diesem Spiel, gespielt wurde. Sedols Gehirn verbrauchte während des Wettkampfs etwa 20 Watt, während AlphaGo schätzungsweise mehr als 250.000 Watt benötigte, um seine CPUs und GPUs am Laufen zu halten.

Seitdem wurden bei Google und anderswo zwar Leistungsverbesserungen vorgenommen, aber die Bemühungen um neue, weniger stromhungrige Geräte für die neuromorphe Datenverarbeitung werden immer intensiver.

Ted Letavic, Senior Fellow für strategisches Marketing bei GlobalFoundries, sagte, er denke über KI in Etappen nach, eine Zeitachse, die von der Verbesserung herkömmlicher Rechentechnologien zu radikal neuen Geräten und Architekturen führt, die viel weniger Strom verbrauchen. Auf der gesamten Zeitachse wird fortschrittliches Packaging eine Schlüsselrolle spielen.

"Wir können bestehende Technologien nutzen und Derivate hinzufügen, indem wir DTCO (Design Technology Co-Optimization) einsetzen, um bis auf die Ebene der Bitzellen zu optimieren", so Letavic. Die Technologen von GF entwickeln Möglichkeiten zur Reduzierung des Stromverbrauchs und zur Steigerung der Leistung für die 14/12-nm-FinFET-Plattform, darunter Dual Work Function SRAMs, schnellere und stromsparende Multiply-Accumulate-Elemente (MAC), Zugriff auf SRAM mit höherer Bandbreite und andere. Die FD-SOI-basierten FDX-Prozesse verbrauchen auch viel weniger Strom, insbesondere wenn Back-Biasing-Techniken eingesetzt werden. Mit diesen Technologien im Werkzeugkasten des Entwicklers können die Kunden laut Letavic "die der KI inhärenten Elemente mit einem viel geringeren Stromverbrauch neu entwerfen, als wenn sie direkt zu 7 nm übergehen würden".

Parallel zu diesen DTCO-Verbesserungen laufen weltweit Forschungs- und Entwicklungsarbeiten für eingebettete Speicher- und In-Memory-Compute-Lösungen auf der Grundlage von Phase-Change-Memory (PCM), Resistive RAM (ReRAM) und Spin-Torque-Transfer-Magnetic RAM (STT-MRAM) sowie FeFET. Ein PCM-basierter Chip, der am IBM Almaden Research Center unter der Leitung von Jeff Welser entwickelt wurde, hat große Fortschritte gemacht, so Querlioz auf der IEDM-Tutorial-Sitzung, und auch STT-MRAM- und ReRAM-basierte KI-Prozessoren sind sehr vielversprechend. "Wir haben jetzt ein riesiges Potenzial, die Elektronik für kognitive Aufgaben und Mustererkennung neu zu erfinden", sagte Querlioz.

Laut Letavic treibt der langfristige Bedarf an einer Reduzierung des Stromverbrauchs, insbesondere bei der Inferenzverarbeitung, eine Vielzahl von Start-ups zur Entwicklung neuer KI-Lösungen an. GF arbeitet eng mit mehreren von ihnen sowie mit den langjährigen Partnern AMD und IBM zusammen.

"Wir können mit DTCO-Verbesserungen des von-Neumann-Computings nur so weit kommen. Der nächste Schritt, der über disaggregierte Logik und Speicher hinausgeht, ist die Umstellung auf Compute-in-Memory und analoges Computing", sagte Letavic. Außerdem müssen die Befehlssatzarchitekturen (ISAs), die der Industrie seit 35 Jahren gute Dienste geleistet haben, durch neue Software-Stacks und Algorithmen ersetzt werden. "Wenn wir zu domänenspezifischen Berechnungen übergehen, muss jemand die Software neu erfinden. IBM hat einige wirklich gute Erkenntnisse über den Software-Stack", sagte er.

"Alle müssen diesen Schritt in Richtung KI gemeinsam gehen. Die Foundries werden Hand in Hand mit den führenden Kunden gehen, und wir können die Algorithmen nicht von der Technologie trennen", sagte Letavic und bezog sich dabei auf die enge Zusammenarbeit bei STCO (System Technology Co-Optimization). "STCO ist eine natürliche Erweiterung von DTCO auf dem Weg in die vierte Ära des Computing. Auf dem Weg zum domänenspezifischen Computing ist dies eine Entwicklung, die wir alle gemeinsam vollziehen werden."

Verpackungen helfen, Kosten zu senken

Während die Fortschritte auf dem Gebiet des Siliziums - einschließlich Dual-Work-Function-Metalle im Gate-Stack, FD-SOI und STT-MRAM - die Leistung verbessern werden, sagt Letavic, dass das Packaging eine ebenso große Rolle spielen wird, da die Unternehmen dazu übergehen, heterogene Bauelemente zu verbinden, die mit dem optimalen Prozess für jede Funktion hergestellt werden. "Ich denke, dass 2,5D und 3D nach 20 Jahren der Diskussion zum Mainstream werden. Wir werden bei der Verpackung eine ebenso große, wenn nicht sogar größere Differenzierung sehen wie bei den Siliziumströmen."

Kevin Krewell, leitender Analyst bei Tirias Research, sagte, dass die Arbeit, die mit Advanced Micro Devices geleistet wird, GF einen Vorteil verschafft, wenn Unternehmen zwei oder mehr Chiplets in einem einzigen Gehäuse unterbringen. Zuvor hatten AMD und Intel einen AMD Radeon-Grafikprozessor mit einer Intel-CPU in einem einzigen Gehäuse kombiniert. Jetzt verstärkt AMD seine Epyc-Server-CPU-Linie durch den Einsatz der Infinity-Fabric-Verbindungstechnologie von AMD. Der kommende "Rome"-Serverprozessor wird über mehrere CPU- und Cache-Speicher-Chips verfügen, die mit einem von GF gefertigten 14-nm-Chiplet verbunden sind, das die E/A-Verbindungen zu DRAM und PCI-Bus bereitstellt.

Durch die Aufteilung von Aufgaben und die Verwendung des optimalen Prozesses für jede Funktion werden Chiplets, die über Hochgeschwindigkeitsverbindungen verbunden sind, die Art und Weise verändern, wie Prozessoren für verschiedene Märkte entwickelt werden, sagte Krewell und wies darauf hin, dass Nvidia, Intel und andere Hochgeschwindigkeits-Chip-to-Chip-Verbindungen unterstützen.

"Ich erwarte, dass wir mehr davon sehen werden, wenn wir eine Mischung von Prozessknoten in einem Chiplet-Design verwenden. Vor allem die E/A-Funktionen lassen sich nicht gut auf 7 nm skalieren, und selbst bei 7 nm nehmen diese Funktionen viel Platz in Anspruch. Manchmal ist es sinnvoll, die E/A-Funktionen in einem älteren Chip unterzubringen. In der Vergangenheit wurden PC-Chipsätze in einem N-minus-1-Prozess hergestellt, als Teil einer Strategie zur Auslastung der Produktionsstätten. Es ist sehr sinnvoll, diese Funktionen in den richtigen Prozessknoten einzubauen, der die E/A verarbeiten kann und in dem sie pro Transistor nicht so teuer sind", so Krewell.

Letavic sagte, dass die Systemhersteller eine heterogene Integration fordern, bei der verschiedene Formen des fortschrittlichen Packaging zum Einsatz kommen, wie Interposer, vertikale Through-Silicon-Vias (TSVs), spezielle Laminate, Fan-outs und andere. Diese Strategie wird auch den photonischen Verbindungen zugute kommen, da die Optoelektronik höhere Bitraten liefern kann, als einige elektrische Verbindungen unterstützen können.

Bob O'Donnell, leitender Analyst des Marktforschungsunternehmens TECHnalysis, sagte, dass die Chiplet-Strategie noch einen weiten Weg vor sich hat, bis branchenweite Standards festgeschrieben sind. Bis dahin werden Unternehmen wie AMD und andere ihre eigenen internen Technologien nutzen, um mehrere Chiplets in SoCs zu verbinden.

"Ab einem bestimmten Punkt wird die Komplexität überwältigend, und dann beginnen die Unternehmen, wieder nach Vereinfachung zu suchen. Das Problem besteht darin, ein fruchtbares Ökosystem zwischen mehreren Anbietern zu schaffen, das es den Verpackungsunternehmen ermöglicht, verschiedene Teile von mehreren Unternehmen zu verpacken. Diese Standards sind noch nicht festgeschrieben worden."

O'Donnell sagte, dass das Bestreben, die optimale Technologie für jede Funktion zu verwenden, vor allem durch die hohen Kosten für das Design und die Herstellung großer SoCs in einem 7-nm-Prozess motiviert ist, zum Beispiel.

"Das Grundkonzept von Chiplets besteht ironischerweise darin, dass wir Dinge auseinandernehmen, die in der Vergangenheit integriert waren. Die Industrie war in der Lage, Systeme in weniger Komponenten zu integrieren, bis hin zu SoCs, die fast alles in einem einzigen Chip enthalten. Aber jetzt gibt es eine Verlangsamung, weil es aus technischer Sicht einfach viel schwieriger ist. Die Entwicklungskosten bei 7nm sind extrem hoch, und die Herausforderungen aus Sicht der Fertigung sind einfach verrückt."

Letavic sagte, dass fortschrittliches Packaging Vorteile "auf Chipebene und auf Systemebene" bieten wird. Wir sehen dies bereits in den Rechenzentren. Es wird sich durchsetzen, und es wird noch mehr werden.

Über den Autor

Dave Lammers

Dave Lammers schreibt für Solid State Technology und ist Blogger für die Foundry Files von GF. Dave Lammers begann über die Halbleiterindustrie zu schreiben, als er Anfang der 1980er Jahre im Tokioter Büro von Associated Press arbeitete, einer Zeit des schnellen Wachstums der Branche. 1985 wechselte er zur E.E. Times, für die er in den folgenden 14 Jahren von Tokio aus über Japan, Korea und Taiwan berichtete. Im Jahr 1998 zogen Dave, seine Frau Mieko und ihre vier Kinder nach Austin, um ein texanisches Büro für die E.E. Times einzurichten. Als Absolvent der University of Notre Dame erwarb Dave einen Master-Abschluss in Journalismus an der University of Missouri School of Journalism.