von: Gary Dagastine

Wann immer ein Unternehmen einen größeren Strategiewechsel und eine Umstrukturierung ankündigt, wie es GF mit der Abkehr von der Entwicklung der 7-nm-FinFET-Technologie getan hat, ist es verständlich, dass Verwirrung, Unsicherheit und Missverständnisse entstehen können.

Der beste Weg, diese Bedenken zu zerstreuen, ist ein objektiver Blick auf die Situation: Die Nachfrage nach Chips für die Automobil-, IoT-, Mobilitäts- und Rechenzentrums-/Wireless-Infrastrukturmärkte wächst stark. Das eröffnet viele neue Möglichkeiten, das breite Portfolio an bestehenden, bewährten Technologien von GF zu nutzen, indem man sie speziell für diese Märkte anpasst oder differenziert. Darüber hinaus handelt es sich bei vielen potenziellen Kunden in diesen Bereichen um Start-ups oder nicht-traditionelle Firmen, die von dem wachsenden Dienstleistungsangebot von GF profitieren können. Der Ausstieg aus der enorm teuren FinFET-Skalierung ermöglicht es GF daher, seine Ressourcen umzuschichten, um diese Chancen besser zu nutzen.

Dr. Gary Patton, Chief Technology Officer und Senior Vice President of Worldwide Research and Development von GF, erläuterte diese Branchendynamik und die Technologiestrategie von GF in einer Grundsatzrede auf der kürzlich stattgefundenen Global Semiconductor Alliance (GSA) Silicon Summit East 2018 Forum in Saratoga Springs, NY. The Foundry Files hat sich danach mit ihm zusammengesetzt, um mehr zu erfahren.

FF: Seit Jahrzehnten hängt der Fortschritt in der Elektronik davon ab, dass die Transistoren immer kleiner werden, um die Geschwindigkeit und die Verarbeitungsleistung integrierter Schaltungen zu erhöhen. Was hat sich geändert?

Gary: Die Skalierung ist bei Chips für Hochleistungsrechner nach wie vor sinnvoll, aber andernorts werden die Vorteile, die sich aus der Befolgung des Mooreschen Gesetzes ergeben, immer geringer, da die Skalierungskosten eskalieren. Das bedeutet jedoch nicht, dass die Innovation am Ende ist. Die gute Nachricht ist, dass die bestehenden Technologien inzwischen so leistungsfähig sind, dass durch die Hinzufügung neuer Funktionen und ihre Kombination auf verschiedene Weise neue Architekturen und Berechnungsmethoden möglich sind. Was wirklich passiert, ist eine Verschiebung von einem allgemeinen Computing-Ansatz hin zu einem eher branchen- oder domänenspezifischen Ansatz.

FF: Wie profitiert GF von dieser Entwicklung?

Gary: Sehr erfolgreich, wenn man bedenkt, dass ein Großteil unseres Umsatzes bereits aus differenzierten Angeboten stammt. Die vier Säulen, auf die sich alles stützt, was wir tun, sind unsere FDX-, FinFET-, RF- und Power/Mixed-Signal-Technologien (AMS).

Unsere FDX-Technologie wurde speziell für die stromsensiblen Anwendungen von heute entwickelt. Sie bietet eine niedrige Aktiv- und Standby-Leistung und dennoch die erforderliche Dichte und Leistung. Sie bietet eine unübertroffene HF-Leistung für ständige Konnektivität, niedrige Latenzzeiten und höhere Datenraten, um RF-gesteuertes IoT Wirklichkeit werden zu lassen. Das Interesse von Kunden, die Chips für das IoT entwickeln, ist groß, zumal sich das IoT in den kommenden Jahren von WiFi- zu RF-fähigen Geräten verlagern wird. Insgesamt werden wir in diesem Jahr etwa 20 FDX-Produktions-Tapeouts haben, und wir erwarten, dass sich diese Zahl im nächsten Jahr mehr als verdoppeln wird.

Im Bereich FinFETs richten wir unsere Roadmap neu aus, um die nächste Welle von Kunden zu bedienen, die diese Technologie in den kommenden Jahren einführen werden. Wir haben unsere Entwicklungsressourcen verlagert, um unsere 14/12-nm-FinFET-Plattform durch die Bereitstellung einer Reihe innovativer IP und Funktionen für diese Kunden noch relevanter zu machen. So arbeiten wir beispielsweise für neue Unternehmens-, Cloud- und Kommunikationsanwendungen an einem einmalig und mehrfach programmierbaren (OTP/MTP) eingebetteten nichtflüchtigen Speicher (eNVM), der eine extrem hohe Sicherheitsleistung bietet. Diese basieren auf der physikalisch nicht nachweisbaren und nicht klonierbaren Charge-Trapping-Technologie von GF und werden marktführende Sicherheitslösungen ermöglichen. Außerdem bieten sie ein höheres Maß an SoC-Integration. Unsere NVM-Lösungen erfordern keine zusätzlichen Verarbeitungs- oder Maskierungsschritte und weisen eine bis zu doppelt so hohe Dichte auf wie ähnliche OTP-Lösungen, die auf dielektrischer Sicherungstechnologie basieren.

Im Bereich RF verfügt GF über ein reichhaltiges Portfolio an Angeboten, die gut zu den vorgeschlagenen Architekturen passen und die weiter entwickelt werden, um 5G und andere Anforderungen zu erfüllen. RF FDX zum Beispiel ermöglicht eine tiefe Abdeckung, massive Verbindungen und einen geringen Stromverbrauch für das Schmalband-IoT, während die RF-FinFET-Technologie eine hervorragende Skalierung und einen hohen Stromverbrauch bietet. RFSOI ermöglicht Kunden den Aufbau von hochmodernen LNAs/Schaltern und die Integration von Steuerfunktionen für RF-Front-End-Module, Phased Arrays und Millimeterwellen-Beamforming. Unsere verschiedenen SiGe-basierten RF-Angebote sind auf eine lange Liste von Anwendungen mit niedrigem und hohem Stromverbrauch abgestimmt, darunter Kfz-Radar/Lidar, Basisstationen, drahtgebundene/optische/mmWellen- und Phased-Array-Kommunikation. Übrigens verwenden Kunden zunehmend unsere SiGe-basierten Produkte mit CMOS-Integration, um die GaAs-Prozesse zu ersetzen, die bisher für Mobilfunk- und Wi-Fi-Leistungsverstärker verwendet wurden.

Unser AMS-Angebot umfasst eine breite Palette von Prozessknoten (180-40nm) und Spannungen (3-700 Volt) und bietet Kunden eine hervorragende Auswahl an Funktionen und Preispunkten. Unsere BCD/BCDLite- und Hochspannungs-Technologien basieren auf dem effizienten HV-CMOS-Prozess von GF und umfassen Leistungs- und Hochspannungstransistoren, analoge Präzisions-Passivbausteine und NVM-Speicher für eine breite Palette traditioneller und neuer Mobilitäts-, Automobil-, IoT- und anderer Anwendungen.

FF: Sie haben in Ihrem Vortrag erwähnt, dass fortschrittliche Verpackungen ein wichtiges Unterscheidungsmerkmal für GF sind. Inwiefern?

Gary: Die leistungsstarken und kostengünstigen 2,5D-, 3D- und Silizium-Photonik-Technologien von GF unterstützen jede der vier Säulen und zielen direkt auf neue Anwendungen wie 5G, Netzwerke/Basisstationen, KI/ML und fortschrittliche Automobillösungen.

Unsere Through-Silicon-Via (TSV)-Technologie eignet sich beispielsweise gut für differenzierte Anwendungen wie TSVs für RF-Anwendungen, geerdete TSVs für Leistungsverstärker und isolierte TSVs für das Stapeln von Antennen und/oder anderen passiven Bauelementen auf RF-Die (für eine hervorragende Signalintegrität und/oder eine erhebliche Größenreduzierung von mobilen Front-End-Modulen). Wenn TSVs durch 2,5D- und 3D-Die-Stacking implementiert werden, können sie außerdem eine geringere Latenzzeit und einen geringeren Stromverbrauch ermöglichen, da der Speicher näher an die Logik heranrückt. Die-Stacking kann erhebliche Kostenvorteile durch heterogene Die-Partitionierung und Funktionswiederverwendung bieten, wie z. B. die Aufteilung von E/A-, Logik- und Speicherfunktionen auf kleinere, kostengünstigere Die unter Verwendung von Stacking-Package-Architekturen im Vergleich zum traditionellen monolithischen 2D-Design.

Im Hinblick auf Silizium-Photonik-ICs (SiPh) verfügen wir sowohl über eine Fiber-Attach- als auch eine Laser-Attach-Packaging-Technologie, die im Rahmen des SiPh-Angebots von GF foundry angeboten wird.

Wir haben die Qualifizierung unserer fortschrittlichen Verpackungsangebote bei den wichtigsten OSATs durchgeführt. Für 3D-Verpackungen werden wir je nach den thermischen Anforderungen des Produkts mehrere Optionen für thermische Lösungen an den OSATs unterstützen. Ich möchte auch darauf hinweisen, dass wir eine Testtechnologie für alle unsere fortschrittlichen Verpackungslösungen entwickelt haben, um Kunden dabei zu helfen, sich mit ihnen vertraut zu machen und ihre Projekte zu beschleunigen.

FF: Was können Sie zu den Forschungsaktivitäten von GF sagen, nachdem sich das Unternehmen von den extrem skalierten CMOS-Systemen entfernt hat?

Gary: Zunächst einmal gab es den Eindruck, dass wir uns ausschließlich auf die Spitzenforschung konzentrierten oder dass dies die einzige Forschung war, die für uns wirklich wichtig war, aber das war einfach nicht der Fall. Wir haben schon immer Forschung und Entwicklung betrieben, um unsere bestehenden Angebote mit neuen Funktionen auszustatten, neue Fähigkeiten hinzuzufügen, ihre Leistung zu steigern und/oder ihre Kosten zu senken. Unsere FinFET-Technologie ist ein gutes Beispiel dafür. Zunächst haben wir erfolgreich einen MIM-Kondensator in den Interconnect integriert, was zu einer Leistungssteigerung von 10 % führte. Dann haben wir neue IP-Bibliotheken entwickelt und eine weitere Leistungssteigerung von 5 % erreicht. Zurzeit verbessern wir die HF-Fähigkeiten dieser bewährten Bauelemente mit Blick auf die Einführung von 5G.

Mit dem GF-Pivot liegt unser Forschungsschwerpunkt auf einer aggressiveren Differenzierung unserer bewährten Technologien, d. h. auf der Entwicklung von Derivaten, die neue Anwendungen ermöglichen, um die neuen Möglichkeiten zu nutzen, die wir erörtert haben.

FF: Wo wird diese Arbeit stattfinden?

Gary: Wir haben eine große F&E-Gruppe in Malta, deren Schwerpunkt auf der Entwicklung differenzierter CMOS-Technologie liegt. Unser Team in East Fishkill arbeitet an Silizium-Photonik, HF- und Gehäusetechnologie - Schlüsselbereiche für unsere Differenzierung. In Singapur betreiben wir eine bedeutende Forschungs- und Entwicklungsarbeit im Bereich differenzierter Leistungs- und RF-Technologien bei 40 nm und größeren Nodes, während in Burlington unsere branchenführenden RF-Lösungen entwickelt werden. Wir arbeiten weiterhin mit Universitäten auf der ganzen Welt zusammen und beteiligen uns an Industrieforschungskonsortien wie imec, Fraunhofer und IME zu einer Reihe von Themen, die auf unsere besten Marktchancen ausgerichtet sind.

FF: Irgendwelche abschließenden Bemerkungen?

Gary: Ein Unternehmen ist nur so gut wie seine Mitarbeiter, und ich bin sehr stolz auf unsere Erfolgsbilanz bei den First-Time-Right Client Tapeouts in unseren weltweiten Produktionsstätten. Das ist bei so komplexen Technologien nicht einfach und ein Beweis für das Talent, die Professionalität und den Fleiß unserer Kollegen und Ingenieure.

Über den Autor

Gary Dagastine

Gary Dagastine ist Autor, der über die Halbleiterindustrie für EE Times, Electronics Weekly und viele spezialisierte Medien berichtet hat. Er ist mitwirkender Redakteur der Zeitschrift Nanochip Fab Solutions und Direktor für Medienbeziehungen für das IEEE International Electron Devices Meeting (IEDM), die weltweit einflussreichste Technologiekonferenz für Halbleiter. Er begann seine Laufbahn in der Branche bei General Electric Co., wo er die Kommunikationsabteilung von GE in den Bereichen Stromversorgung, Analogtechnik und kundenspezifische ICs unterstützte. Gary ist ein Absolvent des Union College in Schenectady, New York.

Von: Manuel Sellier

Vollständig verarmtes Silizium-auf-Isolator (FD-SOI) beruht auf einem einzigartigen Substrat, dessen Schichtdicken auf atomarer Ebene kontrolliert werden. FD-SOI bietet eine bemerkenswerte Transistorleistung in Bezug auf Energie, Leistung, Fläche und Kosten (PPAC) und ermöglicht es, mit einer einzigen Technologieplattform digitale Anwendungen mit niedrigem Stromverbrauch bis hin zu hoher Leistung abzudecken. FD-SOI bietet zahlreiche einzigartige Vorteile, darunter die Fähigkeit zur Versorgung nahe der Schwelle, eine extrem niedrige Strahlungsempfindlichkeit und eine sehr hohe intrinsische Transistorgeschwindigkeit, was sie vielleicht zur schnellsten RF-CMOS-Technologie auf dem Markt macht. Zusätzlich zu diesen Vorteilen ist FD-SOI die einzige CMOS-Technologie, die die Möglichkeit bietet, die Schwellenspannung der Transistoren dynamisch durch Body Bias zu steuern (Abbildung 1).

Um zu erläutern, warum Body Bias eine so bahnbrechende Funktion ist, beginnen wir mit den Problemen, die sie zu lösen hilft. Auf der Suche nach einer höheren Energieeffizienz sehen sich Digitalentwickler mit zwei großen Herausforderungen konfrontiert. Die erste bezieht sich auf die Auswirkungen von Variationen, die die eigentliche Chipspezifikation, die durch die Extremfälle von Variationen (die so genannten "Ecken") definiert wird, verändern. Dies führt in der Regel zu einer erheblichen Verschlechterung der Energieeffizienz des Chips (siehe Abbildung 2). Um die Energieeffizienz zu optimieren, setzen Produktingenieure daher häufig Kompensationstechniken ein (vgl. Abbildung 3). Die gebräuchlichste Kompensationstechnik basiert auf der adaptiven Spannungsskalierung (AVS), d. h. auf dem Spiel mit der Höhe der Versorgungsspannung in Abhängigkeit von der Prozesszentrierung des Chips. Diese Technik ist in Mobiltelefonen zur Prozesskompensation weit verbreitet, stößt aber auf dem Automobil- und IoT-Markt auf erhebliche Einschränkungen, da sie sich stark auf die Zuverlässigkeit auswirkt, eine effiziente Temperatur- und Alterungskompensation schwierig zu implementieren ist und die meisten Entwicklungsunternehmen über neues und spezifisches Design-Know-how verfügen müssen.

Das zweite Problem liegt in der Optimierung des Energieverbrauchs. Mit der fortgeschrittenen Technologie ist die Skalierung der Leckleistung höchstwahrscheinlich das kritischste zu lösende Problem geworden. Es ist wichtig, die Höhe der Leckleistung mit der Höhe der dynamischen Leistung in Einklang zu bringen. Bei CMOS-Technologien sind die Parameter, die die Leckleistung bestimmen (Vth, Gate-Länge), jedoch meist statisch und durch den Prozess definiert. Es gibt daher keine Möglichkeit zur adaptiven Leckageoptimierung, außer durch Abschaltung ganzer Teile der Schaltung. Der Energiepunkt, d. h. das Gleichgewicht zwischen dynamischer und Leckleistung, ist fest vorgegeben und kann nicht dynamisch verändert werden.

Durch die Steuerung der Transistorschwellenspannung wirkt die Body Bias wie ein Regler, mit dem sich die meisten der oben genannten Probleme lösen lassen, mit denen sich Entwickler konfrontiert sehen, die auf Energieeffizienz abzielen.

Globale Schwankungen können nicht nur sehr effizient abgemildert werden, sondern, was noch wichtiger ist, die Designer können ihre Chips mit reduzierten Design-Ecken für Prozess, Temperatur und Alterung entwerfen und den Kompromiss zwischen Leistung, Performance und Fläche (PPA) bereits bei der Synthese verbessern.

Die Leckage, die exponentiell von der Schwellenspannung abhängt, kann nun dynamisch mit Body Bias verändert werden. Die Energieoptimierung kann dynamisch durchgeführt werden, indem gleichzeitig mit der richtigen Höhe der Versorgungsspannung und der Vorspannung gespielt wird. Der daraus resultierende Gewinn an Energieeffizienz ist doppelt so hoch bei nominaler Vdd und kann bis zum 6-fachen bei ultra-niedriger Spannung ansteigen.

Um Body Bias auf Schaltkreisebene effizient zu implementieren, muss die derzeitige Power-Management-Infrastruktur, die nur die Versorgungsspannung nutzt, geändert werden, um Power-Management-Lösungen zu unterstützen, die sowohl die Versorgungsspannung als auch Body Bias verwalten können.

Dolphin Integration hat in den letzten zwei Jahren mit GF zusammengearbeitet, um die weltweit erste Power-Management-IP-Plattform zu entwickeln. Diese Power-Management-IP-Plattform, die sich nun im 22FDX bewährt hat, besteht aus einem konsistenten Satz konfigurierbarer Spannungsregler, skalierbarer und modularer Power-Management-Einheiten (auch bekannt als PMU-Logik/ACU), Power-IOs und Insel-Gating sowie Spannungsüberwachern.

Damit SoC-Designer das volle PPAC-Potenzial von FD-SOI für ihre SoCs nutzen können, untersuchen die Unternehmen jetzt die Erweiterung dieser Power-Management-IP-Plattform, um die dynamische Steuerung der Stromversorgung und des Body Bias zu ermöglichen. Diese erweiterte Power-Management-IP-Plattform wird die bestehenden Body-Bias-Lösungen nutzen und sie durch anwendungsoptimierte Body-Bias-Generatoren und fortschrittliche Überwachungstechniken ergänzen (siehe Abbildung 5).

Das Vorhandensein dieser Art von Lösungen auf dem Markt trägt dazu bei, dass FD-SOI bei stromsparenden und energieeffizienten Anwendungen besser abschneidet als jede andere Technologie mit PPA. Noch wichtiger ist, dass die Verfügbarkeit einer schlüsselfertigen Body-Bias-Lösung die Einstiegshürden erheblich senkt und dieses FD-SOI-Wertversprechen allen Akteuren zugänglich macht, von Mobilgeräten über IoT bis hin zu Automobilen.

Der Wert von FD-SOI liegt in der Fähigkeit, Body Bias zu nutzen, was im Vergleich zu bestehenden Technologien einen völlig neuen Ansatz in der modernen CMOS-Landschaft darstellt. FD-SOI ist ein Game-Changer, der die Energieeffizienz um eine Größenordnung verbessert. Mit der Unterstützung von Silizium-IP-Anbietern wie Dolphin Integration werden den Kunden neue Infrastrukturen für das Management von Stromverbrauch, Leistung und Zuverlässigkeit zur Verfügung stehen, um die Vorteile dieser Technologie in vollem Umfang zu nutzen und den Weg für künftige Leistungsstandards in IoT und Automotive zu ebnen.

Über den Autor

Manuel Sellier

Manuel Sellier ist Produktmarketingmanager bei Soitec und verantwortlich für die Definition von Geschäftsplänen, Marketingstrategien und Designspezifikationen für die Produktlinien Fully Depleted Silicon-on-Insulator (FD-SOI), Photonics-SOI und Imager-SOI. Bevor er zu Soitec kam, arbeitete er bei STMicroelectronics, zunächst als Digitaldesigner für fortschrittliche Signoff-Lösungen für Hochleistungsprozessoren. Er promovierte über die Modellierung und Schaltungssimulation von fortschrittlichen Metalloxid-Halbleiter-Transistoren (FD-SOI und Fin-Feldeffekt-Transistoren). Er hält mehrere Patente in verschiedenen Bereichen der Technik und hat eine Vielzahl von Artikeln in Fachzeitschriften und auf internationalen Konferenzen veröffentlicht.