Pivot stärkt IP-Partnerschaften

von: Dave Lammers

Wenn Journalisten darüber nachdenken, wie Halbleiterunternehmen im Vergleich zueinander stehen, gehen wir oft auf Gatelängen, Maskenschichten, SRAM-Zellengrößen und andere hardwareorientierte Kennzahlen ein. Erst in der Mitte meiner eigenen Laufbahn begann ich zu erkennen, dass geistiges Eigentum (IP) und andere Formen der Designunterstützung für den Erfolg von Foundries und Herstellern integrierter Bauelemente (IDMs) ebenso wichtig sind.

Als GF Ende August 2018 seinen "Pivot" ankündigte, richtete sich ein Großteil der öffentlichen Aufmerksamkeit erneut auf die Rolle der Transistoren und darauf, wie Ressourcen in andere als 7-nm-Logik umgeschichtet werden könnten. Und ja, die Verteilung dieser Bemühungen auf die 18 verschiedenen Technologien (und Untervarianten), die GF anbietet, stieß in der Ära des sich verlangsamenden Moore'schen Gesetzes auf viel Verständnis.

Was etwas mehr Aufmerksamkeit verdient, ist der erneute Vorstoß in Sachen geistiges Eigentum (IP), der zum Teil durch den Pivot ermöglicht wurde.

Mark Irland, Vice President of Ecosystem Partnerships bei GLOBALFOUNDRIES, sagte, der 12LP (FinFET)-Prozess sei ein gutes Beispiel für die Umverteilung von IP-Ressourcen. In der Anfangsphase wurde der 12LP-Prozess von GF hauptsächlich für CPUs, GPUs und ähnliche Hochleistungsprodukte eingesetzt. Jetzt wird das 12LP-Verfahren in einer breiteren Palette von Märkten eingesetzt, darunter Consumer, Netzwerke, 5G Wireless und künstliche Intelligenz und maschinelles Lernen (AI-ML). Diese erfordern oft andere IP, insbesondere Multiprotokoll-SERDES, stromsparende Speicher und Hochgeschwindigkeits-Speicherschnittstellen.

"Im Consumer-Bereich werden digitale Video- und Set-Top-Boxen auf FinFETs umgestellt. Der Verbraucherbereich war bei diesem (12LP-)Knoten nicht führend, aber jetzt bewegt er sich in Richtung FinFETs. Wir sehen eine viel breitere Palette von Märkten und eine breitere Palette von Kunden, und das muss sich im Fokus unserer IP-Partnerschaften widerspiegeln", sagte Ireland.

SoCs für künstliche Intelligenz benötigen auch zusätzliche IP, einschließlich Hochgeschwindigkeits-SERDES und Low-Power-Speicher, sagte er.

Hochgeschwindigkeits-SERDES für 5G-Basisstationen

In ähnlicher Weise hat der 5G-Mobilfunkstandard "den Bedarf an Hochgeschwindigkeits-SERDES-IP erhöht, die in 5G-Basisstationen und anderswo zum Einsatz kommen wird. Das ist die Art von IP, die unsere Kunden benötigen, um auf diesen Märkten erfolgreich zu sein", sagte er und merkte an, dass Wireless-Kunden sich je nach ihren Anwendungsbedürfnissen für den 22FDX Full-Depleted Silicon-on-Insulator, 12LP FinFET oder andere Prozesse entscheiden können.

GF und Rambus kündigten 28-Gbps- und 32-Gbps-SERDES für den 22FDX-Prozess an, und kurz vor der Design Automation Conference gaben GF und Synopsys bekannt, dass sie einen 25-Gbps-SERDES für den 12LP-Prozess bereitstellen. "Auch wenn es breitere Marktanwendungen gibt, ist diese Art von IP für 5G-Basisstationen sehr wichtig", sagte Ireland.

Darüber hinaus haben GF und Analog Bits vor kurzem eine Vereinbarung getroffen, um die Analog- und Mixed-Signal-IP-Design-Kits von Analog Bits für die 12LP-Technologie bereitzustellen, darunter Low-Power-Phase-Lock-Loops (PLLs) mit Spread-Spectrum-Clock-Generierung (SSCG), Prozess-, Spannungs- und Temperatursensoren (PVT) und andere.

"Wir sind dabei, unsere Partnerschaften in einer größeren Anzahl von Märkten zu vertiefen, um den Bedarf an mehr geistigem Eigentum zu decken. Wir treiben den Prozess voran, und es gibt keinen Mangel an Möglichkeiten. Die Herausforderung für GF besteht darin, die höchste Qualität des geistigen Eigentums rechtzeitig und termingerecht zu erreichen", so Ireland.

Ein Radio auf jedem Chip

Subi Kengeri, Vice President of Client Solutions bei GLOBALFOUNDRIES, sagte, dass immer mehr IC-Designteams komplexe Designs mit RF und Mixed-Signal entweder mit FD-SOI oder einem traditionellen heterogenen Integrationsansatz verfolgen, anstatt sich auf eine brachiale Skalierung zu verlassen. Bei komplexen RF- und Analog-SoCs, so Kengeri, "ist die IP der Träger der technologischen Differenzierung des SoCs. Sie ist die Art und Weise, wie Designer den differenzierten Wert der Technologie ausschöpfen. Daher ist es wichtig, dass die IP vollständig optimiert ist und die höchste Qualität aufweist".

GF hat eine starke Erfolgsbilanz in der RF-Technologie, und die Aufrechterhaltung der Investitionen in RF-IP ist Teil der Post-Pivot-Strategie. "Kommunikation wird wichtiger denn je, und jeder Chip wird ein Funkgerät enthalten. RF ist sehr komplex, und das Know-how ist in der gesamten Branche begrenzt. Wir sind die Nr. Wir sind die Nummer 1 in der RF-Welt, und durch unsere Investitionen in IP, Design-Services und RF-Referenzblöcke sind wir gut positioniert, um unseren Kunden eine schnellere Markteinführung und niedrigere Kosten bei geringerem Risiko zu ermöglichen. Think RF. Think GF."

Verfolgung der IP-Bereitschaft

John Kent, Vizepräsident von foundry IP und Customer Engineering, sagte, dass ein Chipdesign 20 oder mehr verschiedene IP-Titel erfordern kann. "Wir verfolgen die IP-Bereitschaft, und damit meine ich, wenn ein Kunde ein Design machen will, haben wir dann alle notwendigen IPs? sagte Kent. Diese Bereitschaftsmetrik ist ein "kritischer Indikator dafür, dass wir in der Lage sind, einen Kunden zu bedienen". Eine weitere wichtige Kennzahl ist laut Kent die First-Time-Right-Kennzahl, die sicherstellt, dass alle DC-Parameter der IP korrekt sind.

"Unsere Erfahrungen vor Ort mit neuen Kunden zeigen uns, wo wir Weltklasse sind und wo wir noch etwas tun müssen. Die größte Herausforderung, die wir als Team zu bewältigen haben, besteht darin, unsere Ressourcen auszubalancieren, während wir uns von der 7-Nanometer-Technologie wegbewegen und einige der Erfahrungen nutzen, die das Team bei 7nm auf anderen Plattformen entwickelt hat", sagte er.

Kent sagte, dass anderen Technologieplattformen von GF mehr Aufmerksamkeit gewidmet wurde, einschließlich der kontinuierlichen Verbesserung der PDKs (Produktentwicklungskits). "Unser PDK-Lernprozess war in den letzten zehn Jahren ein ständiger Prozess, da wir gelernt haben, zeitnah zu arbeiten. Im Zuge dieses Prozesses und der Umstellung konnten wir den Schwerpunkt der PDK-Entwicklung von FDX und FinFET auf einige der anderen 18 Produktfamilien verlagern, die GF seinen Kunden anbietet, und einen Großteil unserer PDK-Ressourcen auf diese Technologien umverteilen", so Kent.

Für die 22FDX-Grundlagen-IP hat sich GF hauptsächlich - aber nicht ausschließlich - auf Invecas verlassen, zu dem ehemalige Mitglieder des IBM-Speicher-IP-Teams gehören. Kent sagte über Invecas: "Es ist ein großartiges Team, das großartige Produkte herstellt".

"Unsere Basis-IP für 22FDX stammt von Invecas, und vor kurzem haben wir unser Ökosystem um die Automotive-IP von Synopsys erweitert. Es ist unsere Absicht, mit mehreren Lieferanten zusammenzuarbeiten", sagte Ireland. Die Vereinbarung mit Synopsys umfasst sowohl Basis-IP als auch Analog- und Schnittstellen-IP für Automobilanwendungen wie ADAS, Antriebsstrang, 5G und Radar.

Stiftung IP kann kompliziert sein

Foundational IP (FIP) kann von einfach bis mittelmäßig komplex reichen. Allzweck-IO mit mehreren Spannungen können mehrere verschiedene Metallstapel umfassen und ein recht komplexes Design darstellen. "Wenn wir eine Bibliothek freigeben, besteht diese in der Regel aus mehreren tausend einzelnen Bibliothekszellen", so Kent.

Speicher, einschließlich statischer RAMs, ROM, Flash und neuerdings auch MRAM, sind als FIP enthalten, da sie wie E/A eine Grundlage für ein Design darstellen. Aber Speicher-IP ist kompliziert, mit anspruchsvollen Signalisierungsproblemen und Fehlerkorrektur.

Sogenanntes komplexes IP hat oft einen erheblichen Anteil an analogen und Mixed-Signal-Inhalten. Ein 32-Gbps-SERDES kann viele Digital-Mode-Funktionen sowie komplexe Mixed-Signal-Inhalte zur Unterstützung von Signal- und Leistungsparametern aufweisen.

GF hat mit Everspin zusammengearbeitet, um neue IP zu entwickeln, die das eingebettete MRAM sowohl für die 22FDX- als auch für die FinFET-basierten Prozesse unterstützen. Laut Kent bietet MRAM Vorteile gegenüber Flash, darunter Schreibzeiten im Sub-Nanosekundenbereich (im Vergleich zu Millisekunden bei Flash) und eine sehr hohe Ausfallsicherheit. "Wir entwickeln neue IP (zur Unterstützung von MRAM), einschließlich Leistungsklassen, die SRAM imitieren", sagte Kent.

Automobilanwendungen sind ein Hauptziel für MRAM. "Das Auto der Zukunft wird mit Sensoren ausgestattet sein, und alles muss sicher laufen. MRAM wird in Erwägung gezogen, weil die ICs in einem Auto länger laufen müssen als beispielsweise ein Computer", so Kent.